A RISC-V PLIC implementation for the Lagarto Hun processor (See https://github.com/riscv/riscv-plic-spec).
Lorem ipsum dolor sit amet, consectetur adipiscing elit. Fusce sit amet massa nibh. Vivamus laoreet ipsum eget felis bibendum rhoncus. Phasellus finibus sagittis justo, vitae vestibulum est cursus sed. Duis tincidunt libero elit, non imperdiet dui rhoncus sit amet. Donec molestie neque vel ligula fermentum, nec cursus nibh dignissim. Aenean vel fringilla ante, a viverra lacus. Nam nec venenatis enim. Integer rhoncus leo iaculis convallis sollicitudin. Quisque augue sem, convallis in sodales at, ultricies nec lectus. Curabitur hendrerit facilisis lorem, ac mollis nisl ultrices nec. Mauris varius nulla ac mauris vulputate faucibus. Proin ultricies tempus interdum. Proin sodales orci orci, finibus lacinia velit pharetra in.