- Velog형식으로 올리는 블로그 포스팅에서 사용되는 Verilog코드들을 정리해두었습니다.
- Site : https://velog.io/@gju06051
Verilog기초
Verilog기초(1) - Introduction
Verilog기초(2) - HDL이 무엇인가
Verilog기초(3) - HDL 등장배경
Verilog기초(4) - 환경설정
Verilog기초(5) - 합성(Synthesis), 수업계획
Verilog기초(6) - Basic code, Simulation
Verilog기초(7) - 기본 연산자
Verilog기초(8) - wire
Verilog기초(9) - Adder
Verilog기초(10) - instination, 4bit full adder
Verilog기초(11) - Testbench
Verilog기초(12) - modeling 기법
verilog심화
Verilog심화(1) - Counter & FSM
Verilog심화(2) - FIFO (Single Clock)