|
31 | 31 | reg = <0x0 0x40000000 0x0 DT_SIZE_M(128)>;
|
32 | 32 | };
|
33 | 33 |
|
| 34 | + virtio_mmio0: virtio_mmio@a000000 { |
| 35 | + compatible = "virtio,mmio"; |
| 36 | + reg = <0x0 0xa000000 0x0 0x200>; |
| 37 | + interrupts = <GIC_SPI 16 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 38 | + status = "disabled"; |
| 39 | + }; |
| 40 | + |
| 41 | + virtio_mmio1: virtio_mmio@a000200 { |
| 42 | + compatible = "virtio,mmio"; |
| 43 | + reg = <0x0 0xa000200 0x0 0x200>; |
| 44 | + interrupts = <GIC_SPI 17 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 45 | + status = "disabled"; |
| 46 | + }; |
| 47 | + |
| 48 | + virtio_mmio2: virtio_mmio@a000400 { |
| 49 | + compatible = "virtio,mmio"; |
| 50 | + reg = <0x0 0xa000400 0x0 0x200>; |
| 51 | + interrupts = <GIC_SPI 18 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 52 | + status = "disabled"; |
| 53 | + }; |
| 54 | + |
| 55 | + virtio_mmio3: virtio_mmio@a000600 { |
| 56 | + compatible = "virtio,mmio"; |
| 57 | + reg = <0x0 0xa000600 0x0 0x200>; |
| 58 | + interrupts = <GIC_SPI 19 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 59 | + status = "disabled"; |
| 60 | + }; |
| 61 | + |
| 62 | + virtio_mmio4: virtio_mmio@a000800 { |
| 63 | + compatible = "virtio,mmio"; |
| 64 | + reg = <0x0 0xa000800 0x0 0x200>; |
| 65 | + interrupts = <GIC_SPI 20 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 66 | + status = "disabled"; |
| 67 | + }; |
| 68 | + |
| 69 | + virtio_mmio5: virtio_mmio@a000a00 { |
| 70 | + compatible = "virtio,mmio"; |
| 71 | + reg = <0x0 0xa000a00 0x0 0x200>; |
| 72 | + interrupts = <GIC_SPI 21 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 73 | + status = "disabled"; |
| 74 | + }; |
| 75 | + |
| 76 | + virtio_mmio6: virtio_mmio@a000c00 { |
| 77 | + compatible = "virtio,mmio"; |
| 78 | + reg = <0x0 0xa000c00 0x0 0x200>; |
| 79 | + interrupts = <GIC_SPI 22 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 80 | + status = "disabled"; |
| 81 | + }; |
| 82 | + |
| 83 | + virtio_mmio7: virtio_mmio@a000e00 { |
| 84 | + compatible = "virtio,mmio"; |
| 85 | + reg = <0x0 0xa000e00 0x0 0x200>; |
| 86 | + interrupts = <GIC_SPI 23 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 87 | + status = "disabled"; |
| 88 | + }; |
| 89 | + |
| 90 | + virtio_mmio8: virtio_mmio@a001000 { |
| 91 | + compatible = "virtio,mmio"; |
| 92 | + interrupts = <GIC_SPI 24 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 93 | + reg = <0x0 0xa001000 0x0 0x200>; |
| 94 | + status = "disabled"; |
| 95 | + }; |
| 96 | + |
| 97 | + virtio_mmio9: virtio_mmio@a001200 { |
| 98 | + compatible = "virtio,mmio"; |
| 99 | + reg = <0x0 0xa001200 0x0 0x200>; |
| 100 | + interrupts = <GIC_SPI 25 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 101 | + status = "disabled"; |
| 102 | + }; |
| 103 | + |
| 104 | + virtio_mmio10: virtio_mmio@a001400 { |
| 105 | + compatible = "virtio,mmio"; |
| 106 | + reg = <0x0 0xa001400 0x0 0x200>; |
| 107 | + interrupts = <GIC_SPI 26 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 108 | + status = "disabled"; |
| 109 | + }; |
| 110 | + |
| 111 | + virtio_mmio11: virtio_mmio@a001600 { |
| 112 | + compatible = "virtio,mmio"; |
| 113 | + reg = <0x0 0xa001600 0x0 0x200>; |
| 114 | + interrupts = <GIC_SPI 27 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 115 | + status = "disabled"; |
| 116 | + }; |
| 117 | + |
| 118 | + virtio_mmio12: virtio_mmio@a001800 { |
| 119 | + compatible = "virtio,mmio"; |
| 120 | + reg = <0x0 0xa001800 0x0 0x200>; |
| 121 | + interrupts = <GIC_SPI 28 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 122 | + status = "disabled"; |
| 123 | + }; |
| 124 | + |
| 125 | + virtio_mmio13: virtio_mmio@a001a00 { |
| 126 | + compatible = "virtio,mmio"; |
| 127 | + reg = <0x0 0xa001a00 0x0 0x200>; |
| 128 | + interrupts = <GIC_SPI 29 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 129 | + status = "disabled"; |
| 130 | + }; |
| 131 | + |
| 132 | + virtio_mmio14: virtio_mmio@a001c00 { |
| 133 | + compatible = "virtio,mmio"; |
| 134 | + reg = <0x0 0xa001c00 0x0 0x200>; |
| 135 | + interrupts = <GIC_SPI 30 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 136 | + status = "disabled"; |
| 137 | + }; |
| 138 | + |
| 139 | + virtio_mmio15: virtio_mmio@a001e00 { |
| 140 | + compatible = "virtio,mmio"; |
| 141 | + reg = <0x0 0xa001e00 0x0 0x200>; |
| 142 | + interrupts = <GIC_SPI 31 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 143 | + status = "disabled"; |
| 144 | + }; |
| 145 | + |
| 146 | + virtio_mmio16: virtio_mmio@a002000 { |
| 147 | + compatible = "virtio,mmio"; |
| 148 | + reg = <0x0 0xa002000 0x0 0x200>; |
| 149 | + interrupts = <GIC_SPI 32 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 150 | + status = "disabled"; |
| 151 | + }; |
| 152 | + |
| 153 | + virtio_mmio17: virtio_mmio@a002200 { |
| 154 | + compatible = "virtio,mmio"; |
| 155 | + reg = <0x0 0xa002200 0x0 0x200>; |
| 156 | + interrupts = <GIC_SPI 33 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 157 | + status = "disabled"; |
| 158 | + }; |
| 159 | + |
| 160 | + virtio_mmio18: virtio_mmio@a002400 { |
| 161 | + compatible = "virtio,mmio"; |
| 162 | + reg = <0x0 0xa002400 0x0 0x200>; |
| 163 | + interrupts = <GIC_SPI 34 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 164 | + status = "disabled"; |
| 165 | + }; |
| 166 | + |
| 167 | + virtio_mmio19: virtio_mmio@a002600 { |
| 168 | + compatible = "virtio,mmio"; |
| 169 | + reg = <0x0 0xa002600 0x0 0x200>; |
| 170 | + interrupts = <GIC_SPI 35 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 171 | + status = "disabled"; |
| 172 | + }; |
| 173 | + |
| 174 | + virtio_mmio20: virtio_mmio@a002800 { |
| 175 | + compatible = "virtio,mmio"; |
| 176 | + reg = <0x0 0xa002800 0x0 0x200>; |
| 177 | + interrupts = <GIC_SPI 36 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 178 | + status = "disabled"; |
| 179 | + }; |
| 180 | + |
| 181 | + virtio_mmio21: virtio_mmio@a002a00 { |
| 182 | + compatible = "virtio,mmio"; |
| 183 | + reg = <0x0 0xa002a00 0x0 0x200>; |
| 184 | + interrupts = <GIC_SPI 37 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 185 | + status = "disabled"; |
| 186 | + }; |
| 187 | + |
| 188 | + virtio_mmio22: virtio_mmio@a002c00 { |
| 189 | + compatible = "virtio,mmio"; |
| 190 | + reg = <0x0 0xa002c00 0x0 0x200>; |
| 191 | + interrupts = <GIC_SPI 38 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 192 | + status = "disabled"; |
| 193 | + }; |
| 194 | + |
| 195 | + virtio_mmio23: virtio_mmio@a002e00 { |
| 196 | + compatible = "virtio,mmio"; |
| 197 | + reg = <0x0 0xa002e00 0x0 0x200>; |
| 198 | + interrupts = <GIC_SPI 39 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 199 | + status = "disabled"; |
| 200 | + }; |
| 201 | + |
| 202 | + virtio_mmio24: virtio_mmio@a003000 { |
| 203 | + compatible = "virtio,mmio"; |
| 204 | + reg = <0x0 0xa003000 0x0 0x200>; |
| 205 | + interrupts = <GIC_SPI 40 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 206 | + status = "disabled"; |
| 207 | + }; |
| 208 | + |
| 209 | + virtio_mmio25: virtio_mmio@a003200 { |
| 210 | + compatible = "virtio,mmio"; |
| 211 | + reg = <0x0 0xa003200 0x0 0x200>; |
| 212 | + interrupts = <GIC_SPI 41 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 213 | + status = "disabled"; |
| 214 | + }; |
| 215 | + |
| 216 | + virtio_mmio26: virtio_mmio@a003400 { |
| 217 | + compatible = "virtio,mmio"; |
| 218 | + reg = <0x0 0xa003400 0x0 0x200>; |
| 219 | + interrupts = <GIC_SPI 42 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 220 | + status = "disabled"; |
| 221 | + }; |
| 222 | + |
| 223 | + virtio_mmio27: virtio_mmio@a003600 { |
| 224 | + compatible = "virtio,mmio"; |
| 225 | + reg = <0x0 0xa003600 0x0 0x200>; |
| 226 | + interrupts = <GIC_SPI 43 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 227 | + status = "disabled"; |
| 228 | + }; |
| 229 | + |
| 230 | + virtio_mmio28: virtio_mmio@a003800 { |
| 231 | + compatible = "virtio,mmio"; |
| 232 | + reg = <0x0 0xa003800 0x0 0x200>; |
| 233 | + interrupts = <GIC_SPI 44 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 234 | + status = "disabled"; |
| 235 | + }; |
| 236 | + |
| 237 | + virtio_mmio29: virtio_mmio@a003a00 { |
| 238 | + compatible = "virtio,mmio"; |
| 239 | + reg = <0x0 0xa003a00 0x0 0x200>; |
| 240 | + interrupts = <GIC_SPI 45 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 241 | + status = "disabled"; |
| 242 | + }; |
| 243 | + |
| 244 | + virtio_mmio30: virtio_mmio@a003c00 { |
| 245 | + compatible = "virtio,mmio"; |
| 246 | + reg = <0x0 0xa003c00 0x0 0x200>; |
| 247 | + interrupts = <GIC_SPI 46 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 248 | + status = "disabled"; |
| 249 | + }; |
| 250 | + |
| 251 | + virtio_mmio31: virtio_mmio@a003e00 { |
| 252 | + compatible = "virtio,mmio"; |
| 253 | + reg = <0x0 0xa003e00 0x0 0x200>; |
| 254 | + interrupts = <GIC_SPI 47 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>; |
| 255 | + status = "disabled"; |
| 256 | + }; |
34 | 257 | };
|
35 | 258 | };
|
36 | 259 |
|
|
0 commit comments