Skip to content

Commit 61f03f8

Browse files
asellaminxpasellaminxp
committed
boards: imx95_evk/imx95_evk_15x15: move gpio pinmux options to the board
Move definition of pinmux for i.MX 95 as, i.MX 95 19x19 and i.MX 95 15x15 have different pinmux definitions depending on the packaging. Signed-off-by: Aziz Sellami <aziz.sellami@nxp.com>
1 parent cd111a4 commit 61f03f8

File tree

3 files changed

+295
-149
lines changed

3 files changed

+295
-149
lines changed

‎boards/nxp/imx95_evk/imx95_evk-pinctrl.dtsi

Lines changed: 149 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -120,3 +120,152 @@
120120
};
121121
};
122122
};
123+
124+
/*
125+
* GPIO pinmux options. These options define the pinmux settings
126+
* for GPIO ports on the package, so that the GPIO driver can
127+
* select GPIO mux options during GPIO configuration.
128+
*/
129+
130+
&gpio1{
131+
pinmux = <&iomuxc_i2c1_scl_gpio_io_bit_gpio1_io_bit0>,
132+
<&iomuxc_i2c1_sda_gpio_io_bit_gpio1_io_bit1>,
133+
<&iomuxc_i2c2_scl_gpio_io_bit_gpio1_io_bit2>,
134+
<&iomuxc_i2c2_sda_gpio_io_bit_gpio1_io_bit3>,
135+
<&iomuxc_uart1_rxd_gpio_io_bit_gpio1_io_bit4>,
136+
<&iomuxc_uart1_txd_gpio_io_bit_gpio1_io_bit5>,
137+
<&iomuxc_uart2_rxd_gpio_io_bit_gpio1_io_bit6>,
138+
<&iomuxc_uart2_txd_gpio_io_bit_gpio1_io_bit7>,
139+
<&iomuxc_pdm_clk_gpio_io_bit_gpio1_io_bit8>,
140+
<&iomuxc_pdm_bit_stream0_gpio_io_bit_gpio1_io_bit9>,
141+
<&iomuxc_pdm_bit_stream1_gpio_io_bit_gpio1_io_bit10>,
142+
<&iomuxc_sai1_txfs_gpio_io_bit_gpio1_io_bit11>,
143+
<&iomuxc_sai1_txc_gpio_io_bit_gpio1_io_bit12>,
144+
<&iomuxc_sai1_txd0_gpio_io_bit_gpio1_io_bit13>,
145+
<&iomuxc_sai1_rxd0_gpio_io_bit_gpio1_io_bit14>,
146+
<&iomuxc_wdog_any_gpio_io_bit_gpio1_io_bit15>;
147+
};
148+
149+
&gpio2{
150+
pinmux = <&iomuxc_gpio_io00_gpio_io_bit_gpio2_io_bit0>,
151+
<&iomuxc_gpio_io01_gpio_io_bit_gpio2_io_bit1>,
152+
<&iomuxc_gpio_io02_gpio_io_bit_gpio2_io_bit2>,
153+
<&iomuxc_gpio_io03_gpio_io_bit_gpio2_io_bit3>,
154+
<&iomuxc_gpio_io04_gpio_io_bit_gpio2_io_bit4>,
155+
<&iomuxc_gpio_io05_gpio_io_bit_gpio2_io_bit5>,
156+
<&iomuxc_gpio_io06_gpio_io_bit_gpio2_io_bit6>,
157+
<&iomuxc_gpio_io07_gpio_io_bit_gpio2_io_bit7>,
158+
<&iomuxc_gpio_io08_gpio_io_bit_gpio2_io_bit8>,
159+
<&iomuxc_gpio_io09_gpio_io_bit_gpio2_io_bit9>,
160+
<&iomuxc_gpio_io10_gpio_io_bit_gpio2_io_bit10>,
161+
<&iomuxc_gpio_io11_gpio_io_bit_gpio2_io_bit11>,
162+
<&iomuxc_gpio_io12_gpio_io_bit_gpio2_io_bit12>,
163+
<&iomuxc_gpio_io13_gpio_io_bit_gpio2_io_bit13>,
164+
<&iomuxc_gpio_io14_gpio_io_bit_gpio2_io_bit14>,
165+
<&iomuxc_gpio_io15_gpio_io_bit_gpio2_io_bit15>,
166+
<&iomuxc_gpio_io16_gpio_io_bit_gpio2_io_bit16>,
167+
<&iomuxc_gpio_io17_gpio_io_bit_gpio2_io_bit17>,
168+
<&iomuxc_gpio_io18_gpio_io_bit_gpio2_io_bit18>,
169+
<&iomuxc_gpio_io19_gpio_io_bit_gpio2_io_bit19>,
170+
<&iomuxc_gpio_io20_gpio_io_bit_gpio2_io_bit20>,
171+
<&iomuxc_gpio_io21_gpio_io_bit_gpio2_io_bit21>,
172+
<&iomuxc_gpio_io22_gpio_io_bit_gpio2_io_bit22>,
173+
<&iomuxc_gpio_io23_gpio_io_bit_gpio2_io_bit23>,
174+
<&iomuxc_gpio_io24_gpio_io_bit_gpio2_io_bit24>,
175+
<&iomuxc_gpio_io25_gpio_io_bit_gpio2_io_bit25>,
176+
<&iomuxc_gpio_io26_gpio_io_bit_gpio2_io_bit26>,
177+
<&iomuxc_gpio_io27_gpio_io_bit_gpio2_io_bit27>,
178+
<&iomuxc_gpio_io28_gpio_io_bit_gpio2_io_bit28>,
179+
<&iomuxc_gpio_io29_gpio_io_bit_gpio2_io_bit29>,
180+
<&iomuxc_gpio_io30_gpio_io_bit_gpio2_io_bit30>,
181+
<&iomuxc_gpio_io31_gpio_io_bit_gpio2_io_bit31>;
182+
};
183+
184+
&gpio3{
185+
pinmux = <&iomuxc_sd2_cd_b_gpio_io_bit_gpio3_io_bit0>,
186+
<&iomuxc_sd2_clk_gpio_io_bit_gpio3_io_bit1>,
187+
<&iomuxc_sd2_cmd_gpio_io_bit_gpio3_io_bit2>,
188+
<&iomuxc_sd2_data0_gpio_io_bit_gpio3_io_bit3>,
189+
<&iomuxc_sd2_data1_gpio_io_bit_gpio3_io_bit4>,
190+
<&iomuxc_sd2_data2_gpio_io_bit_gpio3_io_bit5>,
191+
<&iomuxc_sd2_data3_gpio_io_bit_gpio3_io_bit6>,
192+
<&iomuxc_sd2_reset_b_gpio_io_bit_gpio3_io_bit7>,
193+
<&iomuxc_sd1_clk_gpio_io_bit_gpio3_io_bit8>,
194+
<&iomuxc_sd1_cmd_gpio_io_bit_gpio3_io_bit9>,
195+
<&iomuxc_sd1_data0_gpio_io_bit_gpio3_io_bit10>,
196+
<&iomuxc_sd1_data1_gpio_io_bit_gpio3_io_bit11>,
197+
<&iomuxc_sd1_data2_gpio_io_bit_gpio3_io_bit12>,
198+
<&iomuxc_sd1_data3_gpio_io_bit_gpio3_io_bit13>,
199+
<&iomuxc_sd1_data4_gpio_io_bit_gpio3_io_bit14>,
200+
<&iomuxc_sd1_data5_gpio_io_bit_gpio3_io_bit15>,
201+
<&iomuxc_sd1_data6_gpio_io_bit_gpio3_io_bit16>,
202+
<&iomuxc_sd1_data7_gpio_io_bit_gpio3_io_bit17>,
203+
<&iomuxc_sd1_strobe_gpio_io_bit_gpio3_io_bit18>,
204+
<&iomuxc_sd2_vselect_gpio_io_bit_gpio3_io_bit19>,
205+
<&iomuxc_sd3_clk_gpio_io_bit_gpio3_io_bit20>,
206+
<&iomuxc_sd3_cmd_gpio_io_bit_gpio3_io_bit21>,
207+
<&iomuxc_sd3_data0_gpio_io_bit_gpio3_io_bit22>,
208+
<&iomuxc_sd3_data1_gpio_io_bit_gpio3_io_bit23>,
209+
<&iomuxc_sd3_data2_gpio_io_bit_gpio3_io_bit24>,
210+
<&iomuxc_sd3_data3_gpio_io_bit_gpio3_io_bit25>,
211+
<&iomuxc_ccm_clko1_gpio_io_bit_gpio3_io_bit26>,
212+
<&iomuxc_ccm_clko2_gpio_io_bit_gpio3_io_bit27>,
213+
<&iomuxc_dap_tdi_gpio_io_bit_gpio3_io_bit28>,
214+
<&iomuxc_dap_tms_swdio_gpio_io_bit_gpio3_io_bit29>,
215+
<&iomuxc_dap_tclk_swclk_gpio_io_bit_gpio3_io_bit30>,
216+
<&iomuxc_dap_tdo_traceswo_gpio_io_bit_gpio3_io_bit31>;
217+
};
218+
219+
&gpio4{
220+
pinmux = <&iomuxc_enet1_mdc_gpio_io_bit_gpio4_io_bit0>,
221+
<&iomuxc_enet1_mdio_gpio_io_bit_gpio4_io_bit1>,
222+
<&iomuxc_enet1_td3_gpio_io_bit_gpio4_io_bit2>,
223+
<&iomuxc_enet1_td2_gpio_io_bit_gpio4_io_bit3>,
224+
<&iomuxc_enet1_td1_gpio_io_bit_gpio4_io_bit4>,
225+
<&iomuxc_enet1_td0_gpio_io_bit_gpio4_io_bit5>,
226+
<&iomuxc_enet1_tx_ctl_gpio_io_bit_gpio4_io_bit6>,
227+
<&iomuxc_enet1_txc_gpio_io_bit_gpio4_io_bit7>,
228+
<&iomuxc_enet1_rx_ctl_gpio_io_bit_gpio4_io_bit8>,
229+
<&iomuxc_enet1_rxc_gpio_io_bit_gpio4_io_bit9>,
230+
<&iomuxc_enet1_rd0_gpio_io_bit_gpio4_io_bit10>,
231+
<&iomuxc_enet1_rd1_gpio_io_bit_gpio4_io_bit11>,
232+
<&iomuxc_enet1_rd2_gpio_io_bit_gpio4_io_bit12>,
233+
<&iomuxc_enet1_rd3_gpio_io_bit_gpio4_io_bit13>,
234+
<&iomuxc_enet2_mdc_gpio_io_bit_gpio4_io_bit14>,
235+
<&iomuxc_enet2_mdio_gpio_io_bit_gpio4_io_bit15>,
236+
<&iomuxc_enet2_td3_gpio_io_bit_gpio4_io_bit16>,
237+
<&iomuxc_enet2_td2_gpio_io_bit_gpio4_io_bit17>,
238+
<&iomuxc_enet2_td1_gpio_io_bit_gpio4_io_bit18>,
239+
<&iomuxc_enet2_td0_gpio_io_bit_gpio4_io_bit19>,
240+
<&iomuxc_enet2_tx_ctl_gpio_io_bit_gpio4_io_bit20>,
241+
<&iomuxc_enet2_txc_gpio_io_bit_gpio4_io_bit21>,
242+
<&iomuxc_enet2_rx_ctl_gpio_io_bit_gpio4_io_bit22>,
243+
<&iomuxc_enet2_rxc_gpio_io_bit_gpio4_io_bit23>,
244+
<&iomuxc_enet2_rd0_gpio_io_bit_gpio4_io_bit24>,
245+
<&iomuxc_enet2_rd1_gpio_io_bit_gpio4_io_bit25>,
246+
<&iomuxc_enet2_rd2_gpio_io_bit_gpio4_io_bit26>,
247+
<&iomuxc_enet2_rd3_gpio_io_bit_gpio4_io_bit27>,
248+
<&iomuxc_ccm_clko3_gpio_io_bit_gpio4_io_bit28>,
249+
<&iomuxc_ccm_clko4_gpio_io_bit_gpio4_io_bit29>;
250+
};
251+
252+
&gpio5{
253+
pinmux = <&iomuxc_xspi1_data0_gpio_io_bit_gpio5_io_bit0>,
254+
<&iomuxc_xspi1_data1_gpio_io_bit_gpio5_io_bit1>,
255+
<&iomuxc_xspi1_data2_gpio_io_bit_gpio5_io_bit2>,
256+
<&iomuxc_xspi1_data3_gpio_io_bit_gpio5_io_bit3>,
257+
<&iomuxc_xspi1_data4_gpio_io_bit_gpio5_io_bit4>,
258+
<&iomuxc_xspi1_data5_gpio_io_bit_gpio5_io_bit5>,
259+
<&iomuxc_xspi1_data6_gpio_io_bit_gpio5_io_bit6>,
260+
<&iomuxc_xspi1_data7_gpio_io_bit_gpio5_io_bit7>,
261+
<&iomuxc_xspi1_dqs_gpio_io_bit_gpio5_io_bit8>,
262+
<&iomuxc_xspi1_sclk_gpio_io_bit_gpio5_io_bit9>,
263+
<&iomuxc_xspi1_ss0_b_gpio_io_bit_gpio5_io_bit10>,
264+
<&iomuxc_xspi1_ss1_b_gpio_io_bit_gpio5_io_bit11>,
265+
<&iomuxc_gpio_io32_gpio_io_bit_gpio5_io_bit12>,
266+
<&iomuxc_gpio_io33_gpio_io_bit_gpio5_io_bit13>,
267+
<&iomuxc_gpio_io34_gpio_io_bit_gpio5_io_bit14>,
268+
<&iomuxc_gpio_io35_gpio_io_bit_gpio5_io_bit15>,
269+
<&iomuxc_gpio_io36_gpio_io_bit_gpio5_io_bit16>,
270+
<&iomuxc_gpio_io37_gpio_io_bit_gpio5_io_bit17>;
271+
};

‎boards/nxp/imx95_evk_15x15/imx95_evk_15x15-pinctrl.dtsi

Lines changed: 146 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -27,3 +27,149 @@
2727
};
2828
};
2929
};
30+
31+
/*
32+
* GPIO pinmux options. These options define the pinmux settings
33+
* for GPIO ports on the package, so that the GPIO driver can
34+
* select GPIO mux options during GPIO configuration.
35+
*/
36+
37+
&gpio1{
38+
pinmux = <&iomuxc_i2c1_scl_gpio_io_bit_gpio1_io_bit0>,
39+
<&iomuxc_i2c1_sda_gpio_io_bit_gpio1_io_bit1>,
40+
<&iomuxc_i2c2_scl_gpio_io_bit_gpio1_io_bit2>,
41+
<&iomuxc_i2c2_sda_gpio_io_bit_gpio1_io_bit3>,
42+
<&iomuxc_uart1_rxd_gpio_io_bit_gpio1_io_bit4>,
43+
<&iomuxc_uart1_txd_gpio_io_bit_gpio1_io_bit5>,
44+
<&iomuxc_uart2_rxd_gpio_io_bit_gpio1_io_bit6>,
45+
<&iomuxc_uart2_txd_gpio_io_bit_gpio1_io_bit7>,
46+
<&iomuxc_pdm_clk_gpio_io_bit_gpio1_io_bit8>,
47+
<&iomuxc_pdm_bit_stream0_gpio_io_bit_gpio1_io_bit9>,
48+
<&iomuxc_pdm_bit_stream1_gpio_io_bit_gpio1_io_bit10>,
49+
<&iomuxc_sai1_txfs_gpio_io_bit_gpio1_io_bit11>,
50+
<&iomuxc_sai1_txc_gpio_io_bit_gpio1_io_bit12>,
51+
<&iomuxc_sai1_txd0_gpio_io_bit_gpio1_io_bit13>,
52+
<&iomuxc_sai1_rxd0_gpio_io_bit_gpio1_io_bit14>,
53+
<&iomuxc_wdog_any_gpio_io_bit_gpio1_io_bit15>;
54+
};
55+
56+
&gpio2{
57+
pinmux = <&iomuxc_gpio_io00_gpio_io_bit_gpio2_io_bit0>,
58+
<&iomuxc_gpio_io01_gpio_io_bit_gpio2_io_bit1>,
59+
<&iomuxc_gpio_io02_gpio_io_bit_gpio2_io_bit2>,
60+
<&iomuxc_gpio_io03_gpio_io_bit_gpio2_io_bit3>,
61+
<&iomuxc_gpio_io04_gpio_io_bit_gpio2_io_bit4>,
62+
<&iomuxc_gpio_io05_gpio_io_bit_gpio2_io_bit5>,
63+
<&iomuxc_gpio_io06_gpio_io_bit_gpio2_io_bit6>,
64+
<&iomuxc_gpio_io07_gpio_io_bit_gpio2_io_bit7>,
65+
<&iomuxc_gpio_io08_gpio_io_bit_gpio2_io_bit8>,
66+
<&iomuxc_gpio_io09_gpio_io_bit_gpio2_io_bit9>,
67+
<&iomuxc_gpio_io10_gpio_io_bit_gpio2_io_bit10>,
68+
<&iomuxc_gpio_io11_gpio_io_bit_gpio2_io_bit11>,
69+
<&iomuxc_gpio_io12_gpio_io_bit_gpio2_io_bit12>,
70+
<&iomuxc_gpio_io13_gpio_io_bit_gpio2_io_bit13>,
71+
<&iomuxc_gpio_io14_gpio_io_bit_gpio2_io_bit14>,
72+
<&iomuxc_gpio_io15_gpio_io_bit_gpio2_io_bit15>,
73+
<&iomuxc_gpio_io16_gpio_io_bit_gpio2_io_bit16>,
74+
<&iomuxc_gpio_io17_gpio_io_bit_gpio2_io_bit17>,
75+
<&iomuxc_gpio_io18_gpio_io_bit_gpio2_io_bit18>,
76+
<&iomuxc_gpio_io19_gpio_io_bit_gpio2_io_bit19>,
77+
<&iomuxc_gpio_io20_gpio_io_bit_gpio2_io_bit20>,
78+
<&iomuxc_gpio_io21_gpio_io_bit_gpio2_io_bit21>,
79+
<&iomuxc_gpio_io22_gpio_io_bit_gpio2_io_bit22>,
80+
<&iomuxc_gpio_io23_gpio_io_bit_gpio2_io_bit23>,
81+
<&iomuxc_gpio_io24_gpio_io_bit_gpio2_io_bit24>,
82+
<&iomuxc_gpio_io25_gpio_io_bit_gpio2_io_bit25>,
83+
<&iomuxc_gpio_io26_gpio_io_bit_gpio2_io_bit26>,
84+
<&iomuxc_gpio_io27_gpio_io_bit_gpio2_io_bit27>,
85+
<&iomuxc_gpio_io28_gpio_io_bit_gpio2_io_bit28>,
86+
<&iomuxc_gpio_io29_gpio_io_bit_gpio2_io_bit29>,
87+
<&iomuxc_gpio_io30_gpio_io_bit_gpio2_io_bit30>,
88+
<&iomuxc_gpio_io31_gpio_io_bit_gpio2_io_bit31>;
89+
};
90+
91+
&gpio3{
92+
pinmux = <&iomuxc_sd2_cd_b_gpio_io_bit_gpio3_io_bit0>,
93+
<&iomuxc_sd2_clk_gpio_io_bit_gpio3_io_bit1>,
94+
<&iomuxc_sd2_cmd_gpio_io_bit_gpio3_io_bit2>,
95+
<&iomuxc_sd2_data0_gpio_io_bit_gpio3_io_bit3>,
96+
<&iomuxc_sd2_data1_gpio_io_bit_gpio3_io_bit4>,
97+
<&iomuxc_sd2_data2_gpio_io_bit_gpio3_io_bit5>,
98+
<&iomuxc_sd2_data3_gpio_io_bit_gpio3_io_bit6>,
99+
<&iomuxc_sd2_reset_b_gpio_io_bit_gpio3_io_bit7>,
100+
<&iomuxc_sd1_clk_gpio_io_bit_gpio3_io_bit8>,
101+
<&iomuxc_sd1_cmd_gpio_io_bit_gpio3_io_bit9>,
102+
<&iomuxc_sd1_data0_gpio_io_bit_gpio3_io_bit10>,
103+
<&iomuxc_sd1_data1_gpio_io_bit_gpio3_io_bit11>,
104+
<&iomuxc_sd1_data2_gpio_io_bit_gpio3_io_bit12>,
105+
<&iomuxc_sd1_data3_gpio_io_bit_gpio3_io_bit13>,
106+
<&iomuxc_sd1_data4_gpio_io_bit_gpio3_io_bit14>,
107+
<&iomuxc_sd1_data5_gpio_io_bit_gpio3_io_bit15>,
108+
<&iomuxc_sd1_data6_gpio_io_bit_gpio3_io_bit16>,
109+
<&iomuxc_sd1_data7_gpio_io_bit_gpio3_io_bit17>,
110+
<&iomuxc_sd1_strobe_gpio_io_bit_gpio3_io_bit18>,
111+
<&iomuxc_sd2_vselect_gpio_io_bit_gpio3_io_bit19>,
112+
<&iomuxc_sd3_clk_gpio_io_bit_gpio3_io_bit20>,
113+
<&iomuxc_sd3_cmd_gpio_io_bit_gpio3_io_bit21>,
114+
<&iomuxc_sd3_data0_gpio_io_bit_gpio3_io_bit22>,
115+
<&iomuxc_sd3_data1_gpio_io_bit_gpio3_io_bit23>,
116+
<&iomuxc_sd3_data2_gpio_io_bit_gpio3_io_bit24>,
117+
<&iomuxc_sd3_data3_gpio_io_bit_gpio3_io_bit25>,
118+
<&iomuxc_ccm_clko1_gpio_io_bit_gpio3_io_bit26>,
119+
<&iomuxc_ccm_clko2_gpio_io_bit_gpio3_io_bit27>,
120+
<&iomuxc_dap_tdi_gpio_io_bit_gpio3_io_bit28>,
121+
<&iomuxc_dap_tms_swdio_gpio_io_bit_gpio3_io_bit29>,
122+
<&iomuxc_dap_tclk_swclk_gpio_io_bit_gpio3_io_bit30>,
123+
<&iomuxc_dap_tdo_traceswo_gpio_io_bit_gpio3_io_bit31>;
124+
};
125+
126+
&gpio4{
127+
pinmux = <&iomuxc_enet1_mdc_gpio_io_bit_gpio4_io_bit0>,
128+
<&iomuxc_enet1_mdio_gpio_io_bit_gpio4_io_bit1>,
129+
<&iomuxc_enet1_td3_gpio_io_bit_gpio4_io_bit2>,
130+
<&iomuxc_enet1_td2_gpio_io_bit_gpio4_io_bit3>,
131+
<&iomuxc_enet1_td1_gpio_io_bit_gpio4_io_bit4>,
132+
<&iomuxc_enet1_td0_gpio_io_bit_gpio4_io_bit5>,
133+
<&iomuxc_enet1_tx_ctl_gpio_io_bit_gpio4_io_bit6>,
134+
<&iomuxc_enet1_txc_gpio_io_bit_gpio4_io_bit7>,
135+
<&iomuxc_enet1_rx_ctl_gpio_io_bit_gpio4_io_bit8>,
136+
<&iomuxc_enet1_rxc_gpio_io_bit_gpio4_io_bit9>,
137+
<&iomuxc_enet1_rd0_gpio_io_bit_gpio4_io_bit10>,
138+
<&iomuxc_enet1_rd1_gpio_io_bit_gpio4_io_bit11>,
139+
<&iomuxc_enet1_rd2_gpio_io_bit_gpio4_io_bit12>,
140+
<&iomuxc_enet1_rd3_gpio_io_bit_gpio4_io_bit13>,
141+
<&iomuxc_enet2_mdc_gpio_io_bit_gpio4_io_bit14>,
142+
<&iomuxc_enet2_mdio_gpio_io_bit_gpio4_io_bit15>,
143+
<&iomuxc_enet2_td3_gpio_io_bit_gpio4_io_bit16>,
144+
<&iomuxc_enet2_td2_gpio_io_bit_gpio4_io_bit17>,
145+
<&iomuxc_enet2_td1_gpio_io_bit_gpio4_io_bit18>,
146+
<&iomuxc_enet2_td0_gpio_io_bit_gpio4_io_bit19>,
147+
<&iomuxc_enet2_tx_ctl_gpio_io_bit_gpio4_io_bit20>,
148+
<&iomuxc_enet2_txc_gpio_io_bit_gpio4_io_bit21>,
149+
<&iomuxc_enet2_rx_ctl_gpio_io_bit_gpio4_io_bit22>,
150+
<&iomuxc_enet2_rxc_gpio_io_bit_gpio4_io_bit23>,
151+
<&iomuxc_enet2_rd0_gpio_io_bit_gpio4_io_bit24>,
152+
<&iomuxc_enet2_rd1_gpio_io_bit_gpio4_io_bit25>,
153+
<&iomuxc_enet2_rd2_gpio_io_bit_gpio4_io_bit26>,
154+
<&iomuxc_enet2_rd3_gpio_io_bit_gpio4_io_bit27>,
155+
<&iomuxc_ccm_clko3_gpio_io_bit_gpio4_io_bit28>,
156+
<&iomuxc_ccm_clko4_gpio_io_bit_gpio4_io_bit29>;
157+
};
158+
159+
&gpio5{
160+
pinmux = <&iomuxc_xspi1_data0_gpio_io_bit_gpio5_io_bit0>,
161+
<&iomuxc_xspi1_data1_gpio_io_bit_gpio5_io_bit1>,
162+
<&iomuxc_xspi1_data2_gpio_io_bit_gpio5_io_bit2>,
163+
<&iomuxc_xspi1_data3_gpio_io_bit_gpio5_io_bit3>,
164+
<&iomuxc_xspi1_data4_gpio_io_bit_gpio5_io_bit4>,
165+
<&iomuxc_xspi1_data5_gpio_io_bit_gpio5_io_bit5>,
166+
<&iomuxc_xspi1_data6_gpio_io_bit_gpio5_io_bit6>,
167+
<&iomuxc_xspi1_data7_gpio_io_bit_gpio5_io_bit7>,
168+
<&iomuxc_xspi1_dqs_gpio_io_bit_gpio5_io_bit8>,
169+
<&iomuxc_xspi1_sclk_gpio_io_bit_gpio5_io_bit9>,
170+
<&iomuxc_xspi1_ss0_b_gpio_io_bit_gpio5_io_bit10>,
171+
<&iomuxc_xspi1_ss1_b_gpio_io_bit_gpio5_io_bit11>,
172+
<&iomuxc_gpio_io32_gpio_io_bit_gpio5_io_bit12>,
173+
<&iomuxc_gpio_io33_gpio_io_bit_gpio5_io_bit13>,
174+
<&iomuxc_gpio_io34_gpio_io_bit_gpio5_io_bit14>;
175+
};

0 commit comments

Comments
 (0)