Skip to content

Commit 42ae45c

Browse files
JiafeiPandkalowsk
JiafeiPan
authored and
dkalowsk
committed
dts: nxp_mimx943_a55: add GPIO device nodes
Added all GPIO device nodes in i.MX 943 Cortex-A Core SoC dts. Signed-off-by: Jiafei Pan <Jiafei.Pan@nxp.com>
1 parent 6077f4c commit 42ae45c

File tree

1 file changed

+327
-0
lines changed

1 file changed

+327
-0
lines changed

‎dts/arm64/nxp/nxp_mimx943_a55.dtsi

Lines changed: 327 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -192,6 +192,85 @@
192192
status = "disabled";
193193
};
194194

195+
gpio2: gpio@43810000 {
196+
compatible = "nxp,imx-rgpio";
197+
reg = <0x43810000 DT_SIZE_K(64)>;
198+
interrupts = <GIC_SPI 54 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
199+
<GIC_SPI 55 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
200+
interrupt-names = "irq_0", "irq_1";
201+
interrupt-parent = <&gic>;
202+
gpio-controller;
203+
#gpio-cells = <2>;
204+
ngpios = <32>;
205+
status = "disabled";
206+
};
207+
208+
gpio3: gpio@43820000 {
209+
compatible = "nxp,imx-rgpio";
210+
reg = <0x43820000 DT_SIZE_K(64)>;
211+
interrupts = <GIC_SPI 56 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
212+
<GIC_SPI 57 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
213+
interrupt-names = "irq_0", "irq_1";
214+
interrupt-parent = <&gic>;
215+
gpio-controller;
216+
#gpio-cells = <2>;
217+
ngpios = <26>;
218+
status = "disabled";
219+
};
220+
221+
gpio4: gpio@43840000 {
222+
compatible = "nxp,imx-rgpio";
223+
reg = <0x43840000 DT_SIZE_K(64)>;
224+
interrupts = <GIC_SPI 58 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
225+
<GIC_SPI 59 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
226+
interrupt-names = "irq_0", "irq_1";
227+
interrupt-parent = <&gic>;
228+
gpio-controller;
229+
#gpio-cells = <2>;
230+
ngpios = <32>;
231+
status = "disabled";
232+
};
233+
234+
gpio5: gpio@43850000 {
235+
compatible = "nxp,imx-rgpio";
236+
reg = <0x43850000 DT_SIZE_K(64)>;
237+
interrupts = <GIC_SPI 60 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
238+
<GIC_SPI 61 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
239+
interrupt-names = "irq_0", "irq_1";
240+
interrupt-parent = <&gic>;
241+
gpio-controller;
242+
#gpio-cells = <2>;
243+
ngpios = <32>;
244+
status = "disabled";
245+
};
246+
247+
gpio6: gpio@43860000 {
248+
compatible = "nxp,imx-rgpio";
249+
reg = <0x43860000 DT_SIZE_K(64)>;
250+
interrupts = <GIC_SPI 62 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
251+
<GIC_SPI 63 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
252+
interrupt-names = "irq_0", "irq_1";
253+
interrupt-parent = <&gic>;
254+
gpio-controller;
255+
#gpio-cells = <2>;
256+
ngpios = <32>;
257+
status = "disabled";
258+
};
259+
260+
gpio7: gpio@43870000 {
261+
compatible = "nxp,imx-rgpio";
262+
reg = <0x43870000 DT_SIZE_K(64)>;
263+
interrupts = <GIC_SPI 64 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
264+
<GIC_SPI 65 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
265+
interrupt-names = "irq_0", "irq_1";
266+
interrupt-parent = <&gic>;
267+
gpio-controller;
268+
#gpio-cells = <2>;
269+
ngpios = <28>;
270+
gpio-reserved-ranges = <10 6>;
271+
status = "disabled";
272+
};
273+
195274
mu1: mbox@44220000 {
196275
compatible = "nxp,mbox-imx-mu";
197276
reg = <0x44220000 DT_SIZE_K(64)>;
@@ -244,4 +323,252 @@
244323
#mbox-cells = <1>;
245324
status = "disabled";
246325
};
326+
327+
gpio1: gpio@47400000 {
328+
compatible = "nxp,imx-rgpio";
329+
reg = <0x47400000 DT_SIZE_K(64)>;
330+
interrupts = <GIC_SPI 12 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
331+
<GIC_SPI 13 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
332+
interrupt-names = "irq_0", "irq_1";
333+
interrupt-parent = <&gic>;
334+
gpio-controller;
335+
#gpio-cells = <2>;
336+
ngpios = <16>;
337+
status = "disabled";
338+
};
339+
};
340+
341+
/*
342+
* GPIO pinmux options. These options define the pinmux settings
343+
* for GPIO ports on the package, so that the GPIO driver can
344+
* select GPIO mux options during GPIO configuration.
345+
*/
346+
347+
&gpio1{
348+
pinmux = <&iomuxc_i2c1_scl_gpio_io_gpio1_io0>,
349+
<&iomuxc_i2c1_sda_gpio_io_gpio1_io1>,
350+
<&iomuxc_i2c2_scl_gpio_io_gpio1_io2>,
351+
<&iomuxc_i2c2_sda_gpio_io_gpio1_io3>,
352+
<&iomuxc_uart1_rxd_gpio_io_gpio1_io4>,
353+
<&iomuxc_uart1_txd_gpio_io_gpio1_io5>,
354+
<&iomuxc_uart2_rxd_gpio_io_gpio1_io6>,
355+
<&iomuxc_uart2_txd_gpio_io_gpio1_io7>,
356+
<&iomuxc_pdm_clk_gpio_io_gpio1_io8>,
357+
<&iomuxc_pdm_bit_stream0_gpio_io_gpio1_io9>,
358+
<&iomuxc_pdm_bit_stream1_gpio_io_gpio1_io10>,
359+
<&iomuxc_sai1_txfs_gpio_io_gpio1_io11>,
360+
<&iomuxc_sai1_txc_gpio_io_gpio1_io12>,
361+
<&iomuxc_sai1_txd0_gpio_io_gpio1_io13>,
362+
<&iomuxc_sai1_rxd0_gpio_io_gpio1_io14>,
363+
<&iomuxc_wdog_any_gpio_io_gpio1_io15>;
364+
};
365+
366+
&gpio2{
367+
pinmux = <&iomuxc_gpio_io00_gpio_io_gpio2_io0>,
368+
<&iomuxc_gpio_io01_gpio_io_gpio2_io1>,
369+
<&iomuxc_gpio_io02_gpio_io_gpio2_io2>,
370+
<&iomuxc_gpio_io03_gpio_io_gpio2_io3>,
371+
<&iomuxc_gpio_io04_gpio_io_gpio2_io4>,
372+
<&iomuxc_gpio_io05_gpio_io_gpio2_io5>,
373+
<&iomuxc_gpio_io06_gpio_io_gpio2_io6>,
374+
<&iomuxc_gpio_io07_gpio_io_gpio2_io7>,
375+
<&iomuxc_gpio_io08_gpio_io_gpio2_io8>,
376+
<&iomuxc_gpio_io09_gpio_io_gpio2_io9>,
377+
<&iomuxc_gpio_io10_gpio_io_gpio2_io10>,
378+
<&iomuxc_gpio_io11_gpio_io_gpio2_io11>,
379+
<&iomuxc_gpio_io12_gpio_io_gpio2_io12>,
380+
<&iomuxc_gpio_io13_gpio_io_gpio2_io13>,
381+
<&iomuxc_gpio_io14_gpio_io_gpio2_io14>,
382+
<&iomuxc_gpio_io15_gpio_io_gpio2_io15>,
383+
<&iomuxc_gpio_io16_gpio_io_gpio2_io16>,
384+
<&iomuxc_gpio_io17_gpio_io_gpio2_io17>,
385+
<&iomuxc_gpio_io18_gpio_io_gpio2_io18>,
386+
<&iomuxc_gpio_io19_gpio_io_gpio2_io19>,
387+
<&iomuxc_gpio_io20_gpio_io_gpio2_io20>,
388+
<&iomuxc_gpio_io21_gpio_io_gpio2_io21>,
389+
<&iomuxc_gpio_io22_gpio_io_gpio2_io22>,
390+
<&iomuxc_gpio_io23_gpio_io_gpio2_io23>,
391+
<&iomuxc_gpio_io24_gpio_io_gpio2_io24>,
392+
<&iomuxc_gpio_io25_gpio_io_gpio2_io25>,
393+
<&iomuxc_gpio_io26_gpio_io_gpio2_io26>,
394+
<&iomuxc_gpio_io27_gpio_io_gpio2_io27>,
395+
<&iomuxc_gpio_io28_gpio_io_gpio2_io28>,
396+
<&iomuxc_gpio_io29_gpio_io_gpio2_io29>,
397+
<&iomuxc_gpio_io30_gpio_io_gpio2_io30>,
398+
<&iomuxc_gpio_io31_gpio_io_gpio2_io31>;
399+
};
400+
401+
&gpio3{
402+
pinmux = <&iomuxc_gpio_io32_gpio_io_gpio3_io0>,
403+
<&iomuxc_gpio_io33_gpio_io_gpio3_io1>,
404+
<&iomuxc_gpio_io34_gpio_io_gpio3_io2>,
405+
<&iomuxc_gpio_io35_gpio_io_gpio3_io3>,
406+
<&iomuxc_gpio_io36_gpio_io_gpio3_io4>,
407+
<&iomuxc_gpio_io37_gpio_io_gpio3_io5>,
408+
<&iomuxc_gpio_io38_gpio_io_gpio3_io6>,
409+
<&iomuxc_gpio_io39_gpio_io_gpio3_io7>,
410+
<&iomuxc_gpio_io40_gpio_io_gpio3_io8>,
411+
<&iomuxc_gpio_io41_gpio_io_gpio3_io9>,
412+
<&iomuxc_gpio_io42_gpio_io_gpio3_io10>,
413+
<&iomuxc_gpio_io43_gpio_io_gpio3_io11>,
414+
<&iomuxc_gpio_io44_gpio_io_gpio3_io12>,
415+
<&iomuxc_gpio_io45_gpio_io_gpio3_io13>,
416+
<&iomuxc_gpio_io46_gpio_io_gpio3_io14>,
417+
<&iomuxc_gpio_io47_gpio_io_gpio3_io15>,
418+
<&iomuxc_gpio_io48_gpio_io_gpio3_io16>,
419+
<&iomuxc_gpio_io49_gpio_io_gpio3_io17>,
420+
<&iomuxc_gpio_io50_gpio_io_gpio3_io18>,
421+
<&iomuxc_gpio_io51_gpio_io_gpio3_io19>,
422+
<&iomuxc_gpio_io52_gpio_io_gpio3_io20>,
423+
<&iomuxc_gpio_io53_gpio_io_gpio3_io21>,
424+
<&iomuxc_gpio_io54_gpio_io_gpio3_io22>,
425+
<&iomuxc_gpio_io55_gpio_io_gpio3_io23>,
426+
<&iomuxc_gpio_io56_gpio_io_gpio3_io24>,
427+
<&iomuxc_gpio_io57_gpio_io_gpio3_io25>;
428+
};
429+
430+
&gpio4{
431+
pinmux = <&iomuxc_ccm_clko1_gpio_io_gpio4_io0>,
432+
<&iomuxc_ccm_clko2_gpio_io_gpio4_io1>,
433+
<&iomuxc_ccm_clko3_gpio_io_gpio4_io2>,
434+
<&iomuxc_ccm_clko4_gpio_io_gpio4_io3>,
435+
<&iomuxc_dap_tdi_gpio_io_gpio4_io4>,
436+
<&iomuxc_dap_tms_swdio_gpio_io_gpio4_io5>,
437+
<&iomuxc_dap_tclk_swclk_gpio_io_gpio4_io6>,
438+
<&iomuxc_dap_tdo_traceswo_gpio_io_gpio4_io7>,
439+
<&iomuxc_sd1_clk_gpio_io_gpio4_io8>,
440+
<&iomuxc_sd1_cmd_gpio_io_gpio4_io9>,
441+
<&iomuxc_sd1_data0_gpio_io_gpio4_io10>,
442+
<&iomuxc_sd1_data1_gpio_io_gpio4_io11>,
443+
<&iomuxc_sd1_data2_gpio_io_gpio4_io12>,
444+
<&iomuxc_sd1_data3_gpio_io_gpio4_io13>,
445+
<&iomuxc_sd1_data4_gpio_io_gpio4_io14>,
446+
<&iomuxc_sd1_data5_gpio_io_gpio4_io15>,
447+
<&iomuxc_sd1_data6_gpio_io_gpio4_io16>,
448+
<&iomuxc_sd1_data7_gpio_io_gpio4_io17>,
449+
<&iomuxc_sd1_strobe_gpio_io_gpio4_io18>,
450+
<&iomuxc_sd2_vselect_gpio_io_gpio4_io19>,
451+
<&iomuxc_sd2_cd_b_gpio_io_gpio4_io20>,
452+
<&iomuxc_sd2_clk_gpio_io_gpio4_io21>,
453+
<&iomuxc_sd2_cmd_gpio_io_gpio4_io22>,
454+
<&iomuxc_sd2_data0_gpio_io_gpio4_io23>,
455+
<&iomuxc_sd2_data1_gpio_io_gpio4_io24>,
456+
<&iomuxc_sd2_data2_gpio_io_gpio4_io25>,
457+
<&iomuxc_sd2_data3_gpio_io_gpio4_io26>,
458+
<&iomuxc_sd2_reset_b_gpio_io_gpio4_io27>,
459+
<&iomuxc_sd2_gpio0_gpio_io_gpio4_io28>,
460+
<&iomuxc_sd2_gpio1_gpio_io_gpio4_io29>,
461+
<&iomuxc_sd2_gpio2_gpio_io_gpio4_io30>,
462+
<&iomuxc_sd2_gpio3_gpio_io_gpio4_io31>;
463+
};
464+
465+
&gpio5{
466+
pinmux = <&iomuxc_eth0_txd0_gpio_io_gpio5_io0>,
467+
<&iomuxc_eth0_txd1_gpio_io_gpio5_io1>,
468+
<&iomuxc_eth0_tx_en_gpio_io_gpio5_io2>,
469+
<&iomuxc_eth0_tx_clk_gpio_io_gpio5_io3>,
470+
<&iomuxc_eth0_rxd0_gpio_io_gpio5_io4>,
471+
<&iomuxc_eth0_rxd1_gpio_io_gpio5_io5>,
472+
<&iomuxc_eth0_rx_dv_gpio_io_gpio5_io6>,
473+
<&iomuxc_eth0_txd2_gpio_io_gpio5_io7>,
474+
<&iomuxc_eth0_txd3_gpio_io_gpio5_io8>,
475+
<&iomuxc_eth0_rxd2_gpio_io_gpio5_io9>,
476+
<&iomuxc_eth0_rxd3_gpio_io_gpio5_io10>,
477+
<&iomuxc_eth0_rx_clk_gpio_io_gpio5_io11>,
478+
<&iomuxc_eth0_rx_er_gpio_io_gpio5_io12>,
479+
<&iomuxc_eth0_tx_er_gpio_io_gpio5_io13>,
480+
<&iomuxc_eth0_crs_gpio_io_gpio5_io14>,
481+
<&iomuxc_eth0_col_gpio_io_gpio5_io15>,
482+
<&iomuxc_eth1_txd0_gpio_io_gpio5_io16>,
483+
<&iomuxc_eth1_txd1_gpio_io_gpio5_io17>,
484+
<&iomuxc_eth1_tx_en_gpio_io_gpio5_io18>,
485+
<&iomuxc_eth1_tx_clk_gpio_io_gpio5_io19>,
486+
<&iomuxc_eth1_rxd0_gpio_io_gpio5_io20>,
487+
<&iomuxc_eth1_rxd1_gpio_io_gpio5_io21>,
488+
<&iomuxc_eth1_rx_dv_gpio_io_gpio5_io22>,
489+
<&iomuxc_eth1_txd2_gpio_io_gpio5_io23>,
490+
<&iomuxc_eth1_txd3_gpio_io_gpio5_io24>,
491+
<&iomuxc_eth1_rxd2_gpio_io_gpio5_io25>,
492+
<&iomuxc_eth1_rxd3_gpio_io_gpio5_io26>,
493+
<&iomuxc_eth1_rx_clk_gpio_io_gpio5_io27>,
494+
<&iomuxc_eth1_rx_er_gpio_io_gpio5_io28>,
495+
<&iomuxc_eth1_tx_er_gpio_io_gpio5_io29>,
496+
<&iomuxc_eth1_crs_gpio_io_gpio5_io30>,
497+
<&iomuxc_eth1_col_gpio_io_gpio5_io31>;
498+
};
499+
500+
&gpio6{
501+
pinmux = <&iomuxc_eth2_mdc_gpio1_gpio_io_gpio6_io0>,
502+
<&iomuxc_eth2_mdio_gpio2_gpio_io_gpio6_io1>,
503+
<&iomuxc_eth2_txd3_gpio_io_gpio6_io2>,
504+
<&iomuxc_eth2_txd2_gpio_io_gpio6_io3>,
505+
<&iomuxc_eth2_txd1_gpio_io_gpio6_io4>,
506+
<&iomuxc_eth2_txd0_gpio_io_gpio6_io5>,
507+
<&iomuxc_eth2_tx_ctl_gpio_io_gpio6_io6>,
508+
<&iomuxc_eth2_tx_clk_gpio_io_gpio6_io7>,
509+
<&iomuxc_eth2_rx_ctl_gpio_io_gpio6_io8>,
510+
<&iomuxc_eth2_rx_clk_gpio_io_gpio6_io9>,
511+
<&iomuxc_eth2_rxd0_gpio_io_gpio6_io10>,
512+
<&iomuxc_eth2_rxd1_gpio_io_gpio6_io11>,
513+
<&iomuxc_eth2_rxd2_gpio_io_gpio6_io12>,
514+
<&iomuxc_eth2_rxd3_gpio_io_gpio6_io13>,
515+
<&iomuxc_eth3_mdc_gpio1_gpio_io_gpio6_io14>,
516+
<&iomuxc_eth3_mdio_gpio2_gpio_io_gpio6_io15>,
517+
<&iomuxc_eth3_txd3_gpio_io_gpio6_io16>,
518+
<&iomuxc_eth3_txd2_gpio_io_gpio6_io17>,
519+
<&iomuxc_eth3_txd1_gpio_io_gpio6_io18>,
520+
<&iomuxc_eth3_txd0_gpio_io_gpio6_io19>,
521+
<&iomuxc_eth3_tx_ctl_gpio_io_gpio6_io20>,
522+
<&iomuxc_eth3_tx_clk_gpio_io_gpio6_io21>,
523+
<&iomuxc_eth3_rx_ctl_gpio_io_gpio6_io22>,
524+
<&iomuxc_eth3_rx_clk_gpio_io_gpio6_io23>,
525+
<&iomuxc_eth3_rxd0_gpio_io_gpio6_io24>,
526+
<&iomuxc_eth3_rxd1_gpio_io_gpio6_io25>,
527+
<&iomuxc_eth3_rxd2_gpio_io_gpio6_io26>,
528+
<&iomuxc_eth3_rxd3_gpio_io_gpio6_io27>,
529+
<&iomuxc_eth4_mdc_gpio1_gpio_io_gpio6_io28>,
530+
<&iomuxc_eth4_mdio_gpio2_gpio_io_gpio6_io29>,
531+
<&iomuxc_eth4_tx_clk_gpio_io_gpio6_io30>,
532+
<&iomuxc_eth4_tx_ctl_gpio_io_gpio6_io31>;
533+
};
534+
535+
/*
536+
* Use the NULL pinmux for the GPIO io port which is not available to
537+
* make the driver to be easy.
538+
*/
539+
&scmi_iomuxc {
540+
/omit-if-no-ref/ null_pinmux: NULL_PINMUX {
541+
pinmux = <0x0 0 0x0 0 0x0>;
542+
};
543+
};
544+
545+
&gpio7{
546+
pinmux = <&iomuxc_eth4_txd0_gpio_io_gpio7_io0>,
547+
<&iomuxc_eth4_txd1_gpio_io_gpio7_io1>,
548+
<&iomuxc_eth4_txd2_gpio_io_gpio7_io2>,
549+
<&iomuxc_eth4_txd3_gpio_io_gpio7_io3>,
550+
<&iomuxc_eth4_rxd0_gpio_io_gpio7_io4>,
551+
<&iomuxc_eth4_rxd1_gpio_io_gpio7_io5>,
552+
<&iomuxc_eth4_rxd2_gpio_io_gpio7_io6>,
553+
<&iomuxc_eth4_rxd3_gpio_io_gpio7_io7>,
554+
<&iomuxc_eth4_rx_ctl_gpio_io_gpio7_io8>,
555+
<&iomuxc_eth4_rx_clk_gpio_io_gpio7_io9>,
556+
<&null_pinmux>,
557+
<&null_pinmux>,
558+
<&null_pinmux>,
559+
<&null_pinmux>,
560+
<&null_pinmux>,
561+
<&null_pinmux>,
562+
<&iomuxc_xspi1_data0_gpio_io_gpio7_io16>,
563+
<&iomuxc_xspi1_data1_gpio_io_gpio7_io17>,
564+
<&iomuxc_xspi1_data2_gpio_io_gpio7_io18>,
565+
<&iomuxc_xspi1_data3_gpio_io_gpio7_io19>,
566+
<&iomuxc_xspi1_data4_gpio_io_gpio7_io20>,
567+
<&iomuxc_xspi1_data5_gpio_io_gpio7_io21>,
568+
<&iomuxc_xspi1_data6_gpio_io_gpio7_io22>,
569+
<&iomuxc_xspi1_data7_gpio_io_gpio7_io23>,
570+
<&iomuxc_xspi1_dqs_gpio_io_gpio7_io24>,
571+
<&iomuxc_xspi1_sclk_gpio_io_gpio7_io25>,
572+
<&iomuxc_xspi1_ss0_b_gpio_io_gpio7_io26>,
573+
<&iomuxc_xspi1_ss1_b_gpio_io_gpio7_io27>;
247574
};

0 commit comments

Comments
 (0)