Skip to content

Commit 34aa5b1

Browse files
JiafeiPankartben
JiafeiPan
authored and
kartben
committed
dts: arm64: imx8mm: add gpio device nodes
Add GPIO devices nodes. Signed-off-by: Jiafei Pan <Jiafei.Pan@nxp.com>
1 parent 31ebd60 commit 34aa5b1

File tree

1 file changed

+230
-0
lines changed

1 file changed

+230
-0
lines changed

‎dts/arm64/nxp/nxp_mimx8mm_a53.dtsi

Lines changed: 230 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -72,6 +72,76 @@
7272
status = "okay";
7373
};
7474

75+
gpio1: gpio@30200000 {
76+
compatible = "nxp,imx-gpio";
77+
reg = <0x30200000 DT_SIZE_K(64)>;
78+
interrupts = <GIC_SPI 64 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
79+
<GIC_SPI 65 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
80+
interrupt-names = "irq_0", "irq_1";
81+
interrupt-parent = <&gic>;
82+
rdc = <RDC_DOMAIN_PERM(A53_DOMAIN_ID, RDC_DOMAIN_PERM_RW)>;
83+
gpio-controller;
84+
#gpio-cells = <2>;
85+
ngpios = <30>;
86+
status = "disabled";
87+
};
88+
89+
gpio2: gpio@30210000 {
90+
compatible = "nxp,imx-gpio";
91+
reg = <0x30210000 DT_SIZE_K(64)>;
92+
interrupts = <GIC_SPI 66 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
93+
<GIC_SPI 67 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
94+
interrupt-names = "irq_0", "irq_1";
95+
interrupt-parent = <&gic>;
96+
rdc = <RDC_DOMAIN_PERM(A53_DOMAIN_ID, RDC_DOMAIN_PERM_RW)>;
97+
gpio-controller;
98+
#gpio-cells = <2>;
99+
ngpios = <21>;
100+
status = "disabled";
101+
};
102+
103+
gpio3: gpio@30220000 {
104+
compatible = "nxp,imx-gpio";
105+
reg = <0x30220000 DT_SIZE_K(64)>;
106+
interrupts = <GIC_SPI 68 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
107+
<GIC_SPI 69 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
108+
interrupt-names = "irq_0", "irq_1";
109+
interrupt-parent = <&gic>;
110+
rdc = <RDC_DOMAIN_PERM(A53_DOMAIN_ID, RDC_DOMAIN_PERM_RW)>;
111+
gpio-controller;
112+
#gpio-cells = <2>;
113+
ngpios = <26>;
114+
status = "disabled";
115+
};
116+
117+
gpio4: gpio@30230000 {
118+
compatible = "nxp,imx-gpio";
119+
reg = <0x30230000 DT_SIZE_K(64)>;
120+
interrupts = <GIC_SPI 70 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
121+
<GIC_SPI 71 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
122+
interrupt-names = "irq_0", "irq_1";
123+
interrupt-parent = <&gic>;
124+
rdc = <RDC_DOMAIN_PERM(A53_DOMAIN_ID, RDC_DOMAIN_PERM_RW)>;
125+
gpio-controller;
126+
#gpio-cells = <2>;
127+
ngpios = <32>;
128+
status = "disabled";
129+
};
130+
131+
gpio5: gpio@30240000 {
132+
compatible = "nxp,imx-gpio";
133+
reg = <0x30240000 DT_SIZE_K(64)>;
134+
interrupts = <GIC_SPI 72 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
135+
<GIC_SPI 73 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
136+
interrupt-names = "irq_0", "irq_1";
137+
interrupt-parent = <&gic>;
138+
rdc = <RDC_DOMAIN_PERM(A53_DOMAIN_ID, RDC_DOMAIN_PERM_RW)>;
139+
gpio-controller;
140+
#gpio-cells = <2>;
141+
ngpios = <30>;
142+
status = "disabled";
143+
};
144+
75145
gpt1: gpt@302d0000 {
76146
compatible = "nxp,imx-gpt";
77147
reg = <0x302d0000 DT_SIZE_K(64)>;
@@ -176,3 +246,163 @@
176246
};
177247

178248
};
249+
250+
/*
251+
* GPIO pinmux options. These options define the pinmux settings
252+
* for GPIO ports on the package, so that the GPIO driver can
253+
* select GPIO mux options during GPIO configuration.
254+
*/
255+
256+
&gpio1{
257+
pinmux = <&iomuxc_gpio1_io00_gpio_io_gpio1_io00>,
258+
<&iomuxc_gpio1_io01_gpio_io_gpio1_io01>,
259+
<&iomuxc_gpio1_io02_gpio_io_gpio1_io02>,
260+
<&iomuxc_gpio1_io03_gpio_io_gpio1_io03>,
261+
<&iomuxc_gpio1_io04_gpio_io_gpio1_io04>,
262+
<&iomuxc_gpio1_io05_gpio_io_gpio1_io05>,
263+
<&iomuxc_gpio1_io06_gpio_io_gpio1_io06>,
264+
<&iomuxc_gpio1_io07_gpio_io_gpio1_io07>,
265+
<&iomuxc_gpio1_io08_gpio_io_gpio1_io08>,
266+
<&iomuxc_gpio1_io09_gpio_io_gpio1_io09>,
267+
<&iomuxc_gpio1_io10_gpio_io_gpio1_io10>,
268+
<&iomuxc_gpio1_io11_gpio_io_gpio1_io11>,
269+
<&iomuxc_gpio1_io12_gpio_io_gpio1_io12>,
270+
<&iomuxc_gpio1_io13_gpio_io_gpio1_io13>,
271+
<&iomuxc_gpio1_io14_gpio_io_gpio1_io14>,
272+
<&iomuxc_gpio1_io15_gpio_io_gpio1_io15>,
273+
<&iomuxc_enet_mdc_gpio_io_gpio1_io16>,
274+
<&iomuxc_enet_mdio_gpio_io_gpio1_io17>,
275+
<&iomuxc_enet_td3_gpio_io_gpio1_io18>,
276+
<&iomuxc_enet_td2_gpio_io_gpio1_io19>,
277+
<&iomuxc_enet_td1_gpio_io_gpio1_io20>,
278+
<&iomuxc_enet_td0_gpio_io_gpio1_io21>,
279+
<&iomuxc_enet_tx_ctl_gpio_io_gpio1_io22>,
280+
<&iomuxc_enet_txc_gpio_io_gpio1_io23>,
281+
<&iomuxc_enet_rx_ctl_gpio_io_gpio1_io24>,
282+
<&iomuxc_enet_rxc_gpio_io_gpio1_io25>,
283+
<&iomuxc_enet_rd0_gpio_io_gpio1_io26>,
284+
<&iomuxc_enet_rd1_gpio_io_gpio1_io27>,
285+
<&iomuxc_enet_rd2_gpio_io_gpio1_io28>,
286+
<&iomuxc_enet_rd3_gpio_io_gpio1_io29>;
287+
};
288+
289+
&gpio2{
290+
pinmux = <&iomuxc_sd1_clk_gpio_io_gpio2_io00>,
291+
<&iomuxc_sd1_cmd_gpio_io_gpio2_io01>,
292+
<&iomuxc_sd1_data0_gpio_io_gpio2_io02>,
293+
<&iomuxc_sd1_data1_gpio_io_gpio2_io03>,
294+
<&iomuxc_sd1_data2_gpio_io_gpio2_io04>,
295+
<&iomuxc_sd1_data3_gpio_io_gpio2_io05>,
296+
<&iomuxc_sd1_data4_gpio_io_gpio2_io06>,
297+
<&iomuxc_sd1_data5_gpio_io_gpio2_io07>,
298+
<&iomuxc_sd1_data6_gpio_io_gpio2_io08>,
299+
<&iomuxc_sd1_data7_gpio_io_gpio2_io09>,
300+
<&iomuxc_sd1_reset_b_gpio_io_gpio2_io10>,
301+
<&iomuxc_sd1_strobe_gpio_io_gpio2_io11>,
302+
<&iomuxc_sd2_cd_b_gpio_io_gpio2_io12>,
303+
<&iomuxc_sd2_clk_gpio_io_gpio2_io13>,
304+
<&iomuxc_sd2_cmd_gpio_io_gpio2_io14>,
305+
<&iomuxc_sd2_data0_gpio_io_gpio2_io15>,
306+
<&iomuxc_sd2_data1_gpio_io_gpio2_io16>,
307+
<&iomuxc_sd2_data2_gpio_io_gpio2_io17>,
308+
<&iomuxc_sd2_data3_gpio_io_gpio2_io18>,
309+
<&iomuxc_sd2_reset_b_gpio_io_gpio2_io19>,
310+
<&iomuxc_sd2_wp_gpio_io_gpio2_io20>;
311+
};
312+
313+
&gpio3{
314+
pinmux = <&iomuxc_nand_ale_gpio_io_gpio3_io00>,
315+
<&iomuxc_nand_ce0_b_gpio_io_gpio3_io01>,
316+
<&iomuxc_nand_ce1_b_gpio_io_gpio3_io02>,
317+
<&iomuxc_nand_ce2_b_gpio_io_gpio3_io03>,
318+
<&iomuxc_nand_ce3_b_gpio_io_gpio3_io04>,
319+
<&iomuxc_nand_cle_gpio_io_gpio3_io05>,
320+
<&iomuxc_nand_data00_gpio_io_gpio3_io06>,
321+
<&iomuxc_nand_data01_gpio_io_gpio3_io07>,
322+
<&iomuxc_nand_data02_gpio_io_gpio3_io08>,
323+
<&iomuxc_nand_data03_gpio_io_gpio3_io09>,
324+
<&iomuxc_nand_data04_gpio_io_gpio3_io10>,
325+
<&iomuxc_nand_data05_gpio_io_gpio3_io11>,
326+
<&iomuxc_nand_data06_gpio_io_gpio3_io12>,
327+
<&iomuxc_nand_data07_gpio_io_gpio3_io13>,
328+
<&iomuxc_nand_dqs_gpio_io_gpio3_io14>,
329+
<&iomuxc_nand_re_b_gpio_io_gpio3_io15>,
330+
<&iomuxc_nand_ready_b_gpio_io_gpio3_io16>,
331+
<&iomuxc_nand_we_b_gpio_io_gpio3_io17>,
332+
<&iomuxc_nand_wp_b_gpio_io_gpio3_io18>,
333+
<&iomuxc_sai5_rxfs_gpio_io_gpio3_io19>,
334+
<&iomuxc_sai5_rxc_gpio_io_gpio3_io20>,
335+
<&iomuxc_sai5_rxd0_gpio_io_gpio3_io21>,
336+
<&iomuxc_sai5_rxd1_gpio_io_gpio3_io22>,
337+
<&iomuxc_sai5_rxd2_gpio_io_gpio3_io23>,
338+
<&iomuxc_sai5_rxd3_gpio_io_gpio3_io24>,
339+
<&iomuxc_sai5_mclk_gpio_io_gpio3_io25>;
340+
};
341+
342+
&gpio4{
343+
pinmux = <&iomuxc_sai1_rxfs_gpio_io_gpio4_io00>,
344+
<&iomuxc_sai1_rxc_gpio_io_gpio4_io01>,
345+
<&iomuxc_sai1_rxd0_gpio_io_gpio4_io02>,
346+
<&iomuxc_sai1_rxd1_gpio_io_gpio4_io03>,
347+
<&iomuxc_sai1_rxd2_gpio_io_gpio4_io04>,
348+
<&iomuxc_sai1_rxd3_gpio_io_gpio4_io05>,
349+
<&iomuxc_sai1_rxd4_gpio_io_gpio4_io06>,
350+
<&iomuxc_sai1_rxd5_gpio_io_gpio4_io07>,
351+
<&iomuxc_sai1_rxd6_gpio_io_gpio4_io08>,
352+
<&iomuxc_sai1_rxd7_gpio_io_gpio4_io09>,
353+
<&iomuxc_sai1_txfs_gpio_io_gpio4_io10>,
354+
<&iomuxc_sai1_txc_gpio_io_gpio4_io11>,
355+
<&iomuxc_sai1_txd0_gpio_io_gpio4_io12>,
356+
<&iomuxc_sai1_txd1_gpio_io_gpio4_io13>,
357+
<&iomuxc_sai1_txd2_gpio_io_gpio4_io14>,
358+
<&iomuxc_sai1_txd3_gpio_io_gpio4_io15>,
359+
<&iomuxc_sai1_txd4_gpio_io_gpio4_io16>,
360+
<&iomuxc_sai1_txd5_gpio_io_gpio4_io17>,
361+
<&iomuxc_sai1_txd6_gpio_io_gpio4_io18>,
362+
<&iomuxc_sai1_txd7_gpio_io_gpio4_io19>,
363+
<&iomuxc_sai1_mclk_gpio_io_gpio4_io20>,
364+
<&iomuxc_sai2_rxfs_gpio_io_gpio4_io21>,
365+
<&iomuxc_sai2_rxc_gpio_io_gpio4_io22>,
366+
<&iomuxc_sai2_rxd0_gpio_io_gpio4_io23>,
367+
<&iomuxc_sai2_txfs_gpio_io_gpio4_io24>,
368+
<&iomuxc_sai2_txc_gpio_io_gpio4_io25>,
369+
<&iomuxc_sai2_txd0_gpio_io_gpio4_io26>,
370+
<&iomuxc_sai2_mclk_gpio_io_gpio4_io27>,
371+
<&iomuxc_sai3_rxfs_gpio_io_gpio4_io28>,
372+
<&iomuxc_sai3_rxc_gpio_io_gpio4_io29>,
373+
<&iomuxc_sai3_rxd_gpio_io_gpio4_io30>,
374+
<&iomuxc_sai3_txfs_gpio_io_gpio4_io31>;
375+
};
376+
377+
&gpio5{
378+
pinmux = <&iomuxc_sai3_txc_gpio_io_gpio5_io00>,
379+
<&iomuxc_sai3_txd_gpio_io_gpio5_io01>,
380+
<&iomuxc_sai3_mclk_gpio_io_gpio5_io02>,
381+
<&iomuxc_spdif_tx_gpio_io_gpio5_io03>,
382+
<&iomuxc_spdif_rx_gpio_io_gpio5_io04>,
383+
<&iomuxc_spdif_ext_clk_gpio_io_gpio5_io05>,
384+
<&iomuxc_ecspi1_sclk_gpio_io_gpio5_io06>,
385+
<&iomuxc_ecspi1_mosi_gpio_io_gpio5_io07>,
386+
<&iomuxc_ecspi1_miso_gpio_io_gpio5_io08>,
387+
<&iomuxc_ecspi1_ss0_gpio_io_gpio5_io09>,
388+
<&iomuxc_ecspi2_sclk_gpio_io_gpio5_io10>,
389+
<&iomuxc_ecspi2_mosi_gpio_io_gpio5_io11>,
390+
<&iomuxc_ecspi2_miso_gpio_io_gpio5_io12>,
391+
<&iomuxc_ecspi2_ss0_gpio_io_gpio5_io13>,
392+
<&iomuxc_i2c1_scl_gpio_io_gpio5_io14>,
393+
<&iomuxc_i2c1_sda_gpio_io_gpio5_io15>,
394+
<&iomuxc_i2c2_scl_gpio_io_gpio5_io16>,
395+
<&iomuxc_i2c2_sda_gpio_io_gpio5_io17>,
396+
<&iomuxc_i2c3_scl_gpio_io_gpio5_io18>,
397+
<&iomuxc_i2c3_sda_gpio_io_gpio5_io19>,
398+
<&iomuxc_i2c4_scl_gpio_io_gpio5_io20>,
399+
<&iomuxc_i2c4_sda_gpio_io_gpio5_io21>,
400+
<&iomuxc_uart1_rxd_gpio_io_gpio5_io22>,
401+
<&iomuxc_uart1_txd_gpio_io_gpio5_io23>,
402+
<&iomuxc_uart2_rxd_gpio_io_gpio5_io24>,
403+
<&iomuxc_uart2_txd_gpio_io_gpio5_io25>,
404+
<&iomuxc_uart3_rxd_gpio_io_gpio5_io26>,
405+
<&iomuxc_uart3_txd_gpio_io_gpio5_io27>,
406+
<&iomuxc_uart4_rxd_gpio_io_gpio5_io28>,
407+
<&iomuxc_uart4_txd_gpio_io_gpio5_io29>;
408+
};

0 commit comments

Comments
 (0)