Skip to content

Commit 29bf4e7

Browse files
ZongchunYukartben
ZongchunYu
authored and
kartben
committed
dts: arm64: nxp: imx91: add GPIO device tree nodes
Add GPIO device tree nodes for imx91. Signed-off-by: Zongchun Yu <zongchun.yu@nxp.com>
1 parent fef4b66 commit 29bf4e7

File tree

1 file changed

+169
-0
lines changed

1 file changed

+169
-0
lines changed

‎dts/arm64/nxp/nxp_mimx91.dtsi

Lines changed: 169 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -9,6 +9,7 @@
99
#include <arm64/armv8-a.dtsi>
1010
#include <zephyr/dt-bindings/clock/imx_ccm_rev2.h>
1111
#include <zephyr/dt-bindings/interrupt-controller/arm-gic.h>
12+
#include <zephyr/dt-bindings/gpio/gpio.h>
1213

1314
/ {
1415
#address-cells = <1>;
@@ -73,6 +74,54 @@
7374
#clock-cells = <3>;
7475
};
7576

77+
gpio1: gpio@47400000 {
78+
compatible = "nxp,imx-rgpio";
79+
reg = <0x47400000 DT_SIZE_K(64)>;
80+
interrupt-parent = <&gic>;
81+
interrupts = <GIC_SPI 10 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
82+
<GIC_SPI 11 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
83+
gpio-controller;
84+
#gpio-cells = <2>;
85+
ngpios = <16>;
86+
status = "disabled";
87+
};
88+
89+
gpio2: gpio@43810000 {
90+
compatible = "nxp,imx-rgpio";
91+
reg = <0x43810000 DT_SIZE_K(64)>;
92+
interrupt-parent = <&gic>;
93+
interrupts = <GIC_SPI 57 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
94+
<GIC_SPI 58 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
95+
gpio-controller;
96+
#gpio-cells = <2>;
97+
ngpios = <30>;
98+
status = "disabled";
99+
};
100+
101+
gpio3: gpio@43820000 {
102+
compatible = "nxp,imx-rgpio";
103+
reg = <0x43820000 DT_SIZE_K(64)>;
104+
interrupt-parent = <&gic>;
105+
interrupts = <GIC_SPI 59 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
106+
<GIC_SPI 60 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
107+
gpio-controller;
108+
#gpio-cells = <2>;
109+
ngpios = <32>;
110+
status = "disabled";
111+
};
112+
113+
gpio4: gpio@43830000 {
114+
compatible = "nxp,imx-rgpio";
115+
reg = <0x43830000 DT_SIZE_K(64)>;
116+
interrupt-parent = <&gic>;
117+
interrupts = <GIC_SPI 189 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
118+
<GIC_SPI 190 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
119+
gpio-controller;
120+
#gpio-cells = <2>;
121+
ngpios = <30>;
122+
status = "disabled";
123+
};
124+
76125
lpuart1: serial@44380000 {
77126
compatible = "nxp,imx-lpuart", "nxp,lpuart";
78127
reg = <0x44380000 DT_SIZE_K(64)>;
@@ -93,3 +142,123 @@
93142
status = "disabled";
94143
};
95144
};
145+
146+
&gpio1{
147+
pinmux = <&iomuxc1_i2c1_scl_gpio_io_gpio1_io0>,
148+
<&iomuxc1_i2c1_sda_gpio_io_gpio1_io1>,
149+
<&iomuxc1_i2c2_scl_gpio_io_gpio1_io2>,
150+
<&iomuxc1_i2c2_sda_gpio_io_gpio1_io3>,
151+
<&iomuxc1_uart1_rxd_gpio_io_gpio1_io4>,
152+
<&iomuxc1_uart1_txd_gpio_io_gpio1_io5>,
153+
<&iomuxc1_uart2_rxd_gpio_io_gpio1_io6>,
154+
<&iomuxc1_uart2_txd_gpio_io_gpio1_io7>,
155+
<&iomuxc1_pdm_clk_gpio_io_gpio1_io8>,
156+
<&iomuxc1_pdm_bit_stream0_gpio_io_gpio1_io9>,
157+
<&iomuxc1_pdm_bit_stream1_gpio_io_gpio1_io10>,
158+
<&iomuxc1_sai1_txfs_gpio_io_gpio1_io11>,
159+
<&iomuxc1_sai1_txc_gpio_io_gpio1_io12>,
160+
<&iomuxc1_sai1_txd0_gpio_io_gpio1_io13>,
161+
<&iomuxc1_sai1_rxd0_gpio_io_gpio1_io14>,
162+
<&iomuxc1_wdog_any_gpio_io_gpio1_io15>;
163+
};
164+
165+
&gpio2{
166+
pinmux = <&iomuxc1_gpio_io00_gpio_io_gpio2_io0>,
167+
<&iomuxc1_gpio_io01_gpio_io_gpio2_io1>,
168+
<&iomuxc1_gpio_io02_gpio_io_gpio2_io2>,
169+
<&iomuxc1_gpio_io03_gpio_io_gpio2_io3>,
170+
<&iomuxc1_gpio_io04_gpio_io_gpio2_io4>,
171+
<&iomuxc1_gpio_io05_gpio_io_gpio2_io5>,
172+
<&iomuxc1_gpio_io06_gpio_io_gpio2_io6>,
173+
<&iomuxc1_gpio_io07_gpio_io_gpio2_io7>,
174+
<&iomuxc1_gpio_io08_gpio_io_gpio2_io8>,
175+
<&iomuxc1_gpio_io09_gpio_io_gpio2_io9>,
176+
<&iomuxc1_gpio_io10_gpio_io_gpio2_io10>,
177+
<&iomuxc1_gpio_io11_gpio_io_gpio2_io11>,
178+
<&iomuxc1_gpio_io12_gpio_io_gpio2_io12>,
179+
<&iomuxc1_gpio_io13_gpio_io_gpio2_io13>,
180+
<&iomuxc1_gpio_io14_gpio_io_gpio2_io14>,
181+
<&iomuxc1_gpio_io15_gpio_io_gpio2_io15>,
182+
<&iomuxc1_gpio_io16_gpio_io_gpio2_io16>,
183+
<&iomuxc1_gpio_io17_gpio_io_gpio2_io17>,
184+
<&iomuxc1_gpio_io18_gpio_io_gpio2_io18>,
185+
<&iomuxc1_gpio_io19_gpio_io_gpio2_io19>,
186+
<&iomuxc1_gpio_io20_gpio_io_gpio2_io20>,
187+
<&iomuxc1_gpio_io21_gpio_io_gpio2_io21>,
188+
<&iomuxc1_gpio_io22_gpio_io_gpio2_io22>,
189+
<&iomuxc1_gpio_io23_gpio_io_gpio2_io23>,
190+
<&iomuxc1_gpio_io24_gpio_io_gpio2_io24>,
191+
<&iomuxc1_gpio_io25_gpio_io_gpio2_io25>,
192+
<&iomuxc1_gpio_io26_gpio_io_gpio2_io26>,
193+
<&iomuxc1_gpio_io27_gpio_io_gpio2_io27>,
194+
<&iomuxc1_gpio_io28_gpio_io_gpio2_io28>,
195+
<&iomuxc1_gpio_io29_gpio_io_gpio2_io29>;
196+
};
197+
198+
&gpio3{
199+
pinmux = <&iomuxc1_sd2_cd_b_gpio_io_gpio3_io0>,
200+
<&iomuxc1_sd2_clk_gpio_io_gpio3_io1>,
201+
<&iomuxc1_sd2_cmd_gpio_io_gpio3_io2>,
202+
<&iomuxc1_sd2_data0_gpio_io_gpio3_io3>,
203+
<&iomuxc1_sd2_data1_gpio_io_gpio3_io4>,
204+
<&iomuxc1_sd2_data2_gpio_io_gpio3_io5>,
205+
<&iomuxc1_sd2_data3_gpio_io_gpio3_io6>,
206+
<&iomuxc1_sd2_reset_b_gpio_io_gpio3_io7>,
207+
<&iomuxc1_sd1_clk_gpio_io_gpio3_io8>,
208+
<&iomuxc1_sd1_cmd_gpio_io_gpio3_io9>,
209+
<&iomuxc1_sd1_data0_gpio_io_gpio3_io10>,
210+
<&iomuxc1_sd1_data1_gpio_io_gpio3_io11>,
211+
<&iomuxc1_sd1_data2_gpio_io_gpio3_io12>,
212+
<&iomuxc1_sd1_data3_gpio_io_gpio3_io13>,
213+
<&iomuxc1_sd1_data4_gpio_io_gpio3_io14>,
214+
<&iomuxc1_sd1_data5_gpio_io_gpio3_io15>,
215+
<&iomuxc1_sd1_data6_gpio_io_gpio3_io16>,
216+
<&iomuxc1_sd1_data7_gpio_io_gpio3_io17>,
217+
<&iomuxc1_sd1_strobe_gpio_io_gpio3_io18>,
218+
<&iomuxc1_sd2_vselect_gpio_io_gpio3_io19>,
219+
<&iomuxc1_sd3_clk_gpio_io_gpio3_io20>,
220+
<&iomuxc1_sd3_cmd_gpio_io_gpio3_io21>,
221+
<&iomuxc1_sd3_data0_gpio_io_gpio3_io22>,
222+
<&iomuxc1_sd3_data1_gpio_io_gpio3_io23>,
223+
<&iomuxc1_sd3_data2_gpio_io_gpio3_io24>,
224+
<&iomuxc1_sd3_data3_gpio_io_gpio3_io25>,
225+
<&iomuxc1_ccm_clko1_gpio_io_gpio3_io26>,
226+
<&iomuxc1_ccm_clko2_gpio_io_gpio3_io27>,
227+
<&iomuxc1_dap_tdi_gpio_io_gpio3_io28>,
228+
<&iomuxc1_dap_tms_swdio_gpio_io_gpio3_io29>,
229+
<&iomuxc1_dap_tclk_swclk_gpio_io_gpio3_io30>,
230+
<&iomuxc1_dap_tdo_traceswo_gpio_io_gpio3_io31>;
231+
};
232+
233+
&gpio4{
234+
pinmux = <&iomuxc1_enet1_mdc_gpio_io_gpio4_io0>,
235+
<&iomuxc1_enet1_mdio_gpio_io_gpio4_io1>,
236+
<&iomuxc1_enet1_td3_gpio_io_gpio4_io2>,
237+
<&iomuxc1_enet1_td2_gpio_io_gpio4_io3>,
238+
<&iomuxc1_enet1_td1_gpio_io_gpio4_io4>,
239+
<&iomuxc1_enet1_td0_gpio_io_gpio4_io5>,
240+
<&iomuxc1_enet1_tx_ctl_gpio_io_gpio4_io6>,
241+
<&iomuxc1_enet1_txc_gpio_io_gpio4_io7>,
242+
<&iomuxc1_enet1_rx_ctl_gpio_io_gpio4_io8>,
243+
<&iomuxc1_enet1_rxc_gpio_io_gpio4_io9>,
244+
<&iomuxc1_enet1_rd0_gpio_io_gpio4_io10>,
245+
<&iomuxc1_enet1_rd1_gpio_io_gpio4_io11>,
246+
<&iomuxc1_enet1_rd2_gpio_io_gpio4_io12>,
247+
<&iomuxc1_enet1_rd3_gpio_io_gpio4_io13>,
248+
<&iomuxc1_enet2_mdc_gpio_io_gpio4_io14>,
249+
<&iomuxc1_enet2_mdio_gpio_io_gpio4_io15>,
250+
<&iomuxc1_enet2_td3_gpio_io_gpio4_io16>,
251+
<&iomuxc1_enet2_td2_gpio_io_gpio4_io17>,
252+
<&iomuxc1_enet2_td1_gpio_io_gpio4_io18>,
253+
<&iomuxc1_enet2_td0_gpio_io_gpio4_io19>,
254+
<&iomuxc1_enet2_tx_ctl_gpio_io_gpio4_io20>,
255+
<&iomuxc1_enet2_txc_gpio_io_gpio4_io21>,
256+
<&iomuxc1_enet2_rx_ctl_gpio_io_gpio4_io22>,
257+
<&iomuxc1_enet2_rxc_gpio_io_gpio4_io23>,
258+
<&iomuxc1_enet2_rd0_gpio_io_gpio4_io24>,
259+
<&iomuxc1_enet2_rd1_gpio_io_gpio4_io25>,
260+
<&iomuxc1_enet2_rd2_gpio_io_gpio4_io26>,
261+
<&iomuxc1_enet2_rd3_gpio_io_gpio4_io27>,
262+
<&iomuxc1_ccm_clko3_gpio_io_gpio4_io28>,
263+
<&iomuxc1_ccm_clko4_gpio_io_gpio4_io29>;
264+
};

0 commit comments

Comments
 (0)