Skip to content

Commit 2091b6d

Browse files
yangbolu1991kartben
yangbolu1991
authored and
kartben
committed
dts: arm: nxp_imx943_m33: add gpio dts nodes
Added gpio dts nodes. Signed-off-by: Yangbo Lu <yangbo.lu@nxp.com>
1 parent 10fe3d3 commit 2091b6d

File tree

1 file changed

+306
-0
lines changed

1 file changed

+306
-0
lines changed

‎dts/arm/nxp/nxp_imx943_m33.dtsi

Lines changed: 306 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -169,6 +169,67 @@
169169
status = "disabled";
170170
};
171171

172+
gpio2: gpio@43810000 {
173+
compatible = "nxp,imx-rgpio";
174+
reg = <0x43810000 DT_SIZE_K(64)>;
175+
interrupts = <54 0>, <55 0>;
176+
gpio-controller;
177+
#gpio-cells = <2>;
178+
ngpios = <32>;
179+
status = "disabled";
180+
};
181+
182+
gpio3: gpio@43820000 {
183+
compatible = "nxp,imx-rgpio";
184+
reg = <0x43820000 DT_SIZE_K(64)>;
185+
interrupts = <56 0>, <57 0>;
186+
gpio-controller;
187+
#gpio-cells = <2>;
188+
ngpios = <26>;
189+
status = "disabled";
190+
};
191+
192+
gpio4: gpio@43840000 {
193+
compatible = "nxp,imx-rgpio";
194+
reg = <0x43840000 DT_SIZE_K(64)>;
195+
interrupts = <58 0>, <59 0>;
196+
gpio-controller;
197+
#gpio-cells = <2>;
198+
ngpios = <32>;
199+
status = "disabled";
200+
};
201+
202+
gpio5: gpio@43850000 {
203+
compatible = "nxp,imx-rgpio";
204+
reg = <0x43850000 DT_SIZE_K(64)>;
205+
interrupts = <60 0>, <61 0>;
206+
gpio-controller;
207+
#gpio-cells = <2>;
208+
ngpios = <32>;
209+
status = "disabled";
210+
};
211+
212+
gpio6: gpio@43860000 {
213+
compatible = "nxp,imx-rgpio";
214+
reg = <0x43860000 DT_SIZE_K(64)>;
215+
interrupts = <62 0>, <63 0>;
216+
gpio-controller;
217+
#gpio-cells = <2>;
218+
ngpios = <32>;
219+
status = "disabled";
220+
};
221+
222+
gpio7: gpio@43870000 {
223+
compatible = "nxp,imx-rgpio";
224+
reg = <0x43870000 DT_SIZE_K(64)>;
225+
interrupts = <64 0>, <65 0>;
226+
gpio-controller;
227+
#gpio-cells = <2>;
228+
ngpios = <28>;
229+
gpio-reserved-ranges = <10 6>;
230+
status = "disabled";
231+
};
232+
172233
lpuart1: serial@44380000 {
173234
compatible = "nxp,imx-lpuart", "nxp,lpuart";
174235
reg = <0x44380000 DT_SIZE_K(64)>;
@@ -192,6 +253,16 @@
192253
#mbox-cells = <1>;
193254
};
194255

256+
gpio1: gpio@47400000 {
257+
compatible = "nxp,imx-rgpio";
258+
reg = <0x47400000 DT_SIZE_K(64)>;
259+
interrupts = <12 0>, <13 0>;
260+
gpio-controller;
261+
#gpio-cells = <2>;
262+
ngpios = <16>;
263+
status = "disabled";
264+
};
265+
195266
netc: ethernet@4ca00000 {
196267
reg = <0x4ca00000 0x500000>;
197268
interrupts = <294 0>;
@@ -238,3 +309,238 @@
238309
&nvic {
239310
arm,num-irq-priority-bits = <4>;
240311
};
312+
313+
/*
314+
* GPIO pinmux options. These options define the pinmux settings
315+
* for GPIO ports on the package, so that the GPIO driver can
316+
* select GPIO mux options during GPIO configuration.
317+
*/
318+
319+
&gpio1{
320+
pinmux = <&iomuxc_i2c1_scl_gpio_io_gpio1_io0>,
321+
<&iomuxc_i2c1_sda_gpio_io_gpio1_io1>,
322+
<&iomuxc_i2c2_scl_gpio_io_gpio1_io2>,
323+
<&iomuxc_i2c2_sda_gpio_io_gpio1_io3>,
324+
<&iomuxc_uart1_rxd_gpio_io_gpio1_io4>,
325+
<&iomuxc_uart1_txd_gpio_io_gpio1_io5>,
326+
<&iomuxc_uart2_rxd_gpio_io_gpio1_io6>,
327+
<&iomuxc_uart2_txd_gpio_io_gpio1_io7>,
328+
<&iomuxc_pdm_clk_gpio_io_gpio1_io8>,
329+
<&iomuxc_pdm_bit_stream0_gpio_io_gpio1_io9>,
330+
<&iomuxc_pdm_bit_stream1_gpio_io_gpio1_io10>,
331+
<&iomuxc_sai1_txfs_gpio_io_gpio1_io11>,
332+
<&iomuxc_sai1_txc_gpio_io_gpio1_io12>,
333+
<&iomuxc_sai1_txd0_gpio_io_gpio1_io13>,
334+
<&iomuxc_sai1_rxd0_gpio_io_gpio1_io14>,
335+
<&iomuxc_wdog_any_gpio_io_gpio1_io15>;
336+
};
337+
338+
&gpio2{
339+
pinmux = <&iomuxc_gpio_io00_gpio_io_gpio2_io0>,
340+
<&iomuxc_gpio_io01_gpio_io_gpio2_io1>,
341+
<&iomuxc_gpio_io02_gpio_io_gpio2_io2>,
342+
<&iomuxc_gpio_io03_gpio_io_gpio2_io3>,
343+
<&iomuxc_gpio_io04_gpio_io_gpio2_io4>,
344+
<&iomuxc_gpio_io05_gpio_io_gpio2_io5>,
345+
<&iomuxc_gpio_io06_gpio_io_gpio2_io6>,
346+
<&iomuxc_gpio_io07_gpio_io_gpio2_io7>,
347+
<&iomuxc_gpio_io08_gpio_io_gpio2_io8>,
348+
<&iomuxc_gpio_io09_gpio_io_gpio2_io9>,
349+
<&iomuxc_gpio_io10_gpio_io_gpio2_io10>,
350+
<&iomuxc_gpio_io11_gpio_io_gpio2_io11>,
351+
<&iomuxc_gpio_io12_gpio_io_gpio2_io12>,
352+
<&iomuxc_gpio_io13_gpio_io_gpio2_io13>,
353+
<&iomuxc_gpio_io14_gpio_io_gpio2_io14>,
354+
<&iomuxc_gpio_io15_gpio_io_gpio2_io15>,
355+
<&iomuxc_gpio_io16_gpio_io_gpio2_io16>,
356+
<&iomuxc_gpio_io17_gpio_io_gpio2_io17>,
357+
<&iomuxc_gpio_io18_gpio_io_gpio2_io18>,
358+
<&iomuxc_gpio_io19_gpio_io_gpio2_io19>,
359+
<&iomuxc_gpio_io20_gpio_io_gpio2_io20>,
360+
<&iomuxc_gpio_io21_gpio_io_gpio2_io21>,
361+
<&iomuxc_gpio_io22_gpio_io_gpio2_io22>,
362+
<&iomuxc_gpio_io23_gpio_io_gpio2_io23>,
363+
<&iomuxc_gpio_io24_gpio_io_gpio2_io24>,
364+
<&iomuxc_gpio_io25_gpio_io_gpio2_io25>,
365+
<&iomuxc_gpio_io26_gpio_io_gpio2_io26>,
366+
<&iomuxc_gpio_io27_gpio_io_gpio2_io27>,
367+
<&iomuxc_gpio_io28_gpio_io_gpio2_io28>,
368+
<&iomuxc_gpio_io29_gpio_io_gpio2_io29>,
369+
<&iomuxc_gpio_io30_gpio_io_gpio2_io30>,
370+
<&iomuxc_gpio_io31_gpio_io_gpio2_io31>;
371+
};
372+
373+
&gpio3{
374+
pinmux = <&iomuxc_gpio_io32_gpio_io_gpio3_io0>,
375+
<&iomuxc_gpio_io33_gpio_io_gpio3_io1>,
376+
<&iomuxc_gpio_io34_gpio_io_gpio3_io2>,
377+
<&iomuxc_gpio_io35_gpio_io_gpio3_io3>,
378+
<&iomuxc_gpio_io36_gpio_io_gpio3_io4>,
379+
<&iomuxc_gpio_io37_gpio_io_gpio3_io5>,
380+
<&iomuxc_gpio_io38_gpio_io_gpio3_io6>,
381+
<&iomuxc_gpio_io39_gpio_io_gpio3_io7>,
382+
<&iomuxc_gpio_io40_gpio_io_gpio3_io8>,
383+
<&iomuxc_gpio_io41_gpio_io_gpio3_io9>,
384+
<&iomuxc_gpio_io42_gpio_io_gpio3_io10>,
385+
<&iomuxc_gpio_io43_gpio_io_gpio3_io11>,
386+
<&iomuxc_gpio_io44_gpio_io_gpio3_io12>,
387+
<&iomuxc_gpio_io45_gpio_io_gpio3_io13>,
388+
<&iomuxc_gpio_io46_gpio_io_gpio3_io14>,
389+
<&iomuxc_gpio_io47_gpio_io_gpio3_io15>,
390+
<&iomuxc_gpio_io48_gpio_io_gpio3_io16>,
391+
<&iomuxc_gpio_io49_gpio_io_gpio3_io17>,
392+
<&iomuxc_gpio_io50_gpio_io_gpio3_io18>,
393+
<&iomuxc_gpio_io51_gpio_io_gpio3_io19>,
394+
<&iomuxc_gpio_io52_gpio_io_gpio3_io20>,
395+
<&iomuxc_gpio_io53_gpio_io_gpio3_io21>,
396+
<&iomuxc_gpio_io54_gpio_io_gpio3_io22>,
397+
<&iomuxc_gpio_io55_gpio_io_gpio3_io23>,
398+
<&iomuxc_gpio_io56_gpio_io_gpio3_io24>,
399+
<&iomuxc_gpio_io57_gpio_io_gpio3_io25>;
400+
};
401+
402+
&gpio4{
403+
pinmux = <&iomuxc_ccm_clko1_gpio_io_gpio4_io0>,
404+
<&iomuxc_ccm_clko2_gpio_io_gpio4_io1>,
405+
<&iomuxc_ccm_clko3_gpio_io_gpio4_io2>,
406+
<&iomuxc_ccm_clko4_gpio_io_gpio4_io3>,
407+
<&iomuxc_dap_tdi_gpio_io_gpio4_io4>,
408+
<&iomuxc_dap_tms_swdio_gpio_io_gpio4_io5>,
409+
<&iomuxc_dap_tclk_swclk_gpio_io_gpio4_io6>,
410+
<&iomuxc_dap_tdo_traceswo_gpio_io_gpio4_io7>,
411+
<&iomuxc_sd1_clk_gpio_io_gpio4_io8>,
412+
<&iomuxc_sd1_cmd_gpio_io_gpio4_io9>,
413+
<&iomuxc_sd1_data0_gpio_io_gpio4_io10>,
414+
<&iomuxc_sd1_data1_gpio_io_gpio4_io11>,
415+
<&iomuxc_sd1_data2_gpio_io_gpio4_io12>,
416+
<&iomuxc_sd1_data3_gpio_io_gpio4_io13>,
417+
<&iomuxc_sd1_data4_gpio_io_gpio4_io14>,
418+
<&iomuxc_sd1_data5_gpio_io_gpio4_io15>,
419+
<&iomuxc_sd1_data6_gpio_io_gpio4_io16>,
420+
<&iomuxc_sd1_data7_gpio_io_gpio4_io17>,
421+
<&iomuxc_sd1_strobe_gpio_io_gpio4_io18>,
422+
<&iomuxc_sd2_vselect_gpio_io_gpio4_io19>,
423+
<&iomuxc_sd2_cd_b_gpio_io_gpio4_io20>,
424+
<&iomuxc_sd2_clk_gpio_io_gpio4_io21>,
425+
<&iomuxc_sd2_cmd_gpio_io_gpio4_io22>,
426+
<&iomuxc_sd2_data0_gpio_io_gpio4_io23>,
427+
<&iomuxc_sd2_data1_gpio_io_gpio4_io24>,
428+
<&iomuxc_sd2_data2_gpio_io_gpio4_io25>,
429+
<&iomuxc_sd2_data3_gpio_io_gpio4_io26>,
430+
<&iomuxc_sd2_reset_b_gpio_io_gpio4_io27>,
431+
<&iomuxc_sd2_gpio0_gpio_io_gpio4_io28>,
432+
<&iomuxc_sd2_gpio1_gpio_io_gpio4_io29>,
433+
<&iomuxc_sd2_gpio2_gpio_io_gpio4_io30>,
434+
<&iomuxc_sd2_gpio3_gpio_io_gpio4_io31>;
435+
};
436+
437+
&gpio5{
438+
pinmux = <&iomuxc_eth0_txd0_gpio_io_gpio5_io0>,
439+
<&iomuxc_eth0_txd1_gpio_io_gpio5_io1>,
440+
<&iomuxc_eth0_tx_en_gpio_io_gpio5_io2>,
441+
<&iomuxc_eth0_tx_clk_gpio_io_gpio5_io3>,
442+
<&iomuxc_eth0_rxd0_gpio_io_gpio5_io4>,
443+
<&iomuxc_eth0_rxd1_gpio_io_gpio5_io5>,
444+
<&iomuxc_eth0_rx_dv_gpio_io_gpio5_io6>,
445+
<&iomuxc_eth0_txd2_gpio_io_gpio5_io7>,
446+
<&iomuxc_eth0_txd3_gpio_io_gpio5_io8>,
447+
<&iomuxc_eth0_rxd2_gpio_io_gpio5_io9>,
448+
<&iomuxc_eth0_rxd3_gpio_io_gpio5_io10>,
449+
<&iomuxc_eth0_rx_clk_gpio_io_gpio5_io11>,
450+
<&iomuxc_eth0_rx_er_gpio_io_gpio5_io12>,
451+
<&iomuxc_eth0_tx_er_gpio_io_gpio5_io13>,
452+
<&iomuxc_eth0_crs_gpio_io_gpio5_io14>,
453+
<&iomuxc_eth0_col_gpio_io_gpio5_io15>,
454+
<&iomuxc_eth1_txd0_gpio_io_gpio5_io16>,
455+
<&iomuxc_eth1_txd1_gpio_io_gpio5_io17>,
456+
<&iomuxc_eth1_tx_en_gpio_io_gpio5_io18>,
457+
<&iomuxc_eth1_tx_clk_gpio_io_gpio5_io19>,
458+
<&iomuxc_eth1_rxd0_gpio_io_gpio5_io20>,
459+
<&iomuxc_eth1_rxd1_gpio_io_gpio5_io21>,
460+
<&iomuxc_eth1_rx_dv_gpio_io_gpio5_io22>,
461+
<&iomuxc_eth1_txd2_gpio_io_gpio5_io23>,
462+
<&iomuxc_eth1_txd3_gpio_io_gpio5_io24>,
463+
<&iomuxc_eth1_rxd2_gpio_io_gpio5_io25>,
464+
<&iomuxc_eth1_rxd3_gpio_io_gpio5_io26>,
465+
<&iomuxc_eth1_rx_clk_gpio_io_gpio5_io27>,
466+
<&iomuxc_eth1_rx_er_gpio_io_gpio5_io28>,
467+
<&iomuxc_eth1_tx_er_gpio_io_gpio5_io29>,
468+
<&iomuxc_eth1_crs_gpio_io_gpio5_io30>,
469+
<&iomuxc_eth1_col_gpio_io_gpio5_io31>;
470+
};
471+
472+
&gpio6{
473+
pinmux = <&iomuxc_eth2_mdc_gpio1_gpio_io_gpio6_io0>,
474+
<&iomuxc_eth2_mdio_gpio2_gpio_io_gpio6_io1>,
475+
<&iomuxc_eth2_txd3_gpio_io_gpio6_io2>,
476+
<&iomuxc_eth2_txd2_gpio_io_gpio6_io3>,
477+
<&iomuxc_eth2_txd1_gpio_io_gpio6_io4>,
478+
<&iomuxc_eth2_txd0_gpio_io_gpio6_io5>,
479+
<&iomuxc_eth2_tx_ctl_gpio_io_gpio6_io6>,
480+
<&iomuxc_eth2_tx_clk_gpio_io_gpio6_io7>,
481+
<&iomuxc_eth2_rx_ctl_gpio_io_gpio6_io8>,
482+
<&iomuxc_eth2_rx_clk_gpio_io_gpio6_io9>,
483+
<&iomuxc_eth2_rxd0_gpio_io_gpio6_io10>,
484+
<&iomuxc_eth2_rxd1_gpio_io_gpio6_io11>,
485+
<&iomuxc_eth2_rxd2_gpio_io_gpio6_io12>,
486+
<&iomuxc_eth2_rxd3_gpio_io_gpio6_io13>,
487+
<&iomuxc_eth3_mdc_gpio1_gpio_io_gpio6_io14>,
488+
<&iomuxc_eth3_mdio_gpio2_gpio_io_gpio6_io15>,
489+
<&iomuxc_eth3_txd3_gpio_io_gpio6_io16>,
490+
<&iomuxc_eth3_txd2_gpio_io_gpio6_io17>,
491+
<&iomuxc_eth3_txd1_gpio_io_gpio6_io18>,
492+
<&iomuxc_eth3_txd0_gpio_io_gpio6_io19>,
493+
<&iomuxc_eth3_tx_ctl_gpio_io_gpio6_io20>,
494+
<&iomuxc_eth3_tx_clk_gpio_io_gpio6_io21>,
495+
<&iomuxc_eth3_rx_ctl_gpio_io_gpio6_io22>,
496+
<&iomuxc_eth3_rx_clk_gpio_io_gpio6_io23>,
497+
<&iomuxc_eth3_rxd0_gpio_io_gpio6_io24>,
498+
<&iomuxc_eth3_rxd1_gpio_io_gpio6_io25>,
499+
<&iomuxc_eth3_rxd2_gpio_io_gpio6_io26>,
500+
<&iomuxc_eth3_rxd3_gpio_io_gpio6_io27>,
501+
<&iomuxc_eth4_mdc_gpio1_gpio_io_gpio6_io28>,
502+
<&iomuxc_eth4_mdio_gpio2_gpio_io_gpio6_io29>,
503+
<&iomuxc_eth4_tx_clk_gpio_io_gpio6_io30>,
504+
<&iomuxc_eth4_tx_ctl_gpio_io_gpio6_io31>;
505+
};
506+
507+
/*
508+
* Use the NULL pinmux for the GPIO io port which is not available to
509+
* make the driver to be easy.
510+
*/
511+
&scmi_iomuxc {
512+
/omit-if-no-ref/ null_pinmux: NULL_PINMUX {
513+
pinmux = <0x0 0 0x0 0 0x0>;
514+
};
515+
};
516+
517+
&gpio7{
518+
pinmux = <&iomuxc_eth4_txd0_gpio_io_gpio7_io0>,
519+
<&iomuxc_eth4_txd1_gpio_io_gpio7_io1>,
520+
<&iomuxc_eth4_txd2_gpio_io_gpio7_io2>,
521+
<&iomuxc_eth4_txd3_gpio_io_gpio7_io3>,
522+
<&iomuxc_eth4_rxd0_gpio_io_gpio7_io4>,
523+
<&iomuxc_eth4_rxd1_gpio_io_gpio7_io5>,
524+
<&iomuxc_eth4_rxd2_gpio_io_gpio7_io6>,
525+
<&iomuxc_eth4_rxd3_gpio_io_gpio7_io7>,
526+
<&iomuxc_eth4_rx_ctl_gpio_io_gpio7_io8>,
527+
<&iomuxc_eth4_rx_clk_gpio_io_gpio7_io9>,
528+
<&null_pinmux>,
529+
<&null_pinmux>,
530+
<&null_pinmux>,
531+
<&null_pinmux>,
532+
<&null_pinmux>,
533+
<&null_pinmux>,
534+
<&iomuxc_xspi1_data0_gpio_io_gpio7_io16>,
535+
<&iomuxc_xspi1_data1_gpio_io_gpio7_io17>,
536+
<&iomuxc_xspi1_data2_gpio_io_gpio7_io18>,
537+
<&iomuxc_xspi1_data3_gpio_io_gpio7_io19>,
538+
<&iomuxc_xspi1_data4_gpio_io_gpio7_io20>,
539+
<&iomuxc_xspi1_data5_gpio_io_gpio7_io21>,
540+
<&iomuxc_xspi1_data6_gpio_io_gpio7_io22>,
541+
<&iomuxc_xspi1_data7_gpio_io_gpio7_io23>,
542+
<&iomuxc_xspi1_dqs_gpio_io_gpio7_io24>,
543+
<&iomuxc_xspi1_sclk_gpio_io_gpio7_io25>,
544+
<&iomuxc_xspi1_ss0_b_gpio_io_gpio7_io26>,
545+
<&iomuxc_xspi1_ss1_b_gpio_io_gpio7_io27>;
546+
};

0 commit comments

Comments
 (0)