Skip to content

Commit 132d796

Browse files
JiafeiPankartben
JiafeiPan
authored and
kartben
committed
dts: nxp: imx95_a55: add GPIO device nodes
Added all GPIO device nodes in i.MX 95 Cortex-A Core SoC dts. Signed-off-by: Jiafei Pan <Jiafei.Pan@nxp.com>
1 parent a426ed7 commit 132d796

File tree

1 file changed

+215
-0
lines changed

1 file changed

+215
-0
lines changed

‎dts/arm64/nxp/nxp_mimx95_a55.dtsi

Lines changed: 215 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -266,6 +266,58 @@
266266
status = "disabled";
267267
};
268268

269+
gpio2: gpio@43810000 {
270+
compatible = "nxp,imx-rgpio";
271+
reg = <0x43810000 DT_SIZE_K(64)>;
272+
interrupts = <GIC_SPI 49 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
273+
<GIC_SPI 50 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
274+
interrupt-names = "irq_0", "irq_1";
275+
interrupt-parent = <&gic>;
276+
gpio-controller;
277+
#gpio-cells = <2>;
278+
ngpios = <32>;
279+
status = "disabled";
280+
};
281+
282+
gpio3: gpio@43820000 {
283+
compatible = "nxp,imx-rgpio";
284+
reg = <0x43820000 DT_SIZE_K(64)>;
285+
interrupts = <GIC_SPI 51 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
286+
<GIC_SPI 52 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
287+
interrupt-names = "irq_0", "irq_1";
288+
interrupt-parent = <&gic>;
289+
gpio-controller;
290+
#gpio-cells = <2>;
291+
ngpios = <32>;
292+
status = "disabled";
293+
};
294+
295+
gpio4: gpio@43840000 {
296+
compatible = "nxp,imx-rgpio";
297+
reg = <0x43840000 DT_SIZE_K(64)>;
298+
interrupts = <GIC_SPI 53 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
299+
<GIC_SPI 54 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
300+
interrupt-names = "irq_0", "irq_1";
301+
interrupt-parent = <&gic>;
302+
gpio-controller;
303+
#gpio-cells = <2>;
304+
ngpios = <30>;
305+
status = "disabled";
306+
};
307+
308+
gpio5: gpio@43850000 {
309+
compatible = "nxp,imx-rgpio";
310+
reg = <0x43850000 DT_SIZE_K(64)>;
311+
interrupts = <GIC_SPI 55 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
312+
<GIC_SPI 56 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
313+
interrupt-names = "irq_0", "irq_1";
314+
interrupt-parent = <&gic>;
315+
gpio-controller;
316+
#gpio-cells = <2>;
317+
ngpios = <18>;
318+
status = "disabled";
319+
};
320+
269321
mu1: mbox@44220000 {
270322
compatible = "nxp,mbox-imx-mu";
271323
reg = <0x44220000 DT_SIZE_K(64)>;
@@ -284,6 +336,7 @@
284336
status = "disabled";
285337
};
286338

339+
287340
lpuart2: serial@44390000 {
288341
compatible = "nxp,imx-lpuart", "nxp,lpuart";
289342
reg = <0x44390000 DT_SIZE_K(64)>;
@@ -402,4 +455,166 @@
402455
prescaler = <1>;
403456
status = "disabled";
404457
};
458+
459+
gpio1: gpio@47400000 {
460+
compatible = "nxp,imx-rgpio";
461+
reg = <0x47400000 DT_SIZE_K(64)>;
462+
interrupts = <GIC_SPI 10 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>,
463+
<GIC_SPI 11 IRQ_TYPE_LEVEL IRQ_DEFAULT_PRIORITY>;
464+
interrupt-names = "irq_0", "irq_1";
465+
interrupt-parent = <&gic>;
466+
gpio-controller;
467+
#gpio-cells = <2>;
468+
ngpios = <16>;
469+
status = "disabled";
470+
};
471+
};
472+
473+
/*
474+
* GPIO pinmux options. These options define the pinmux settings
475+
* for GPIO ports on the package, so that the GPIO driver can
476+
* select GPIO mux options during GPIO configuration.
477+
*/
478+
479+
&gpio1{
480+
pinmux = <&iomuxc_i2c1_scl_gpio_io_bit_gpio1_io_bit0>,
481+
<&iomuxc_i2c1_sda_gpio_io_bit_gpio1_io_bit1>,
482+
<&iomuxc_i2c2_scl_gpio_io_bit_gpio1_io_bit2>,
483+
<&iomuxc_i2c2_sda_gpio_io_bit_gpio1_io_bit3>,
484+
<&iomuxc_uart1_rxd_gpio_io_bit_gpio1_io_bit4>,
485+
<&iomuxc_uart1_txd_gpio_io_bit_gpio1_io_bit5>,
486+
<&iomuxc_uart2_rxd_gpio_io_bit_gpio1_io_bit6>,
487+
<&iomuxc_uart2_txd_gpio_io_bit_gpio1_io_bit7>,
488+
<&iomuxc_pdm_clk_gpio_io_bit_gpio1_io_bit8>,
489+
<&iomuxc_pdm_bit_stream0_gpio_io_bit_gpio1_io_bit9>,
490+
<&iomuxc_pdm_bit_stream1_gpio_io_bit_gpio1_io_bit10>,
491+
<&iomuxc_sai1_txfs_gpio_io_bit_gpio1_io_bit11>,
492+
<&iomuxc_sai1_txc_gpio_io_bit_gpio1_io_bit12>,
493+
<&iomuxc_sai1_txd0_gpio_io_bit_gpio1_io_bit13>,
494+
<&iomuxc_sai1_rxd0_gpio_io_bit_gpio1_io_bit14>,
495+
<&iomuxc_wdog_any_gpio_io_bit_gpio1_io_bit15>;
496+
};
497+
498+
&gpio2{
499+
pinmux = <&iomuxc_gpio_io00_gpio_io_bit_gpio2_io_bit0>,
500+
<&iomuxc_gpio_io01_gpio_io_bit_gpio2_io_bit1>,
501+
<&iomuxc_gpio_io02_gpio_io_bit_gpio2_io_bit2>,
502+
<&iomuxc_gpio_io03_gpio_io_bit_gpio2_io_bit3>,
503+
<&iomuxc_gpio_io04_gpio_io_bit_gpio2_io_bit4>,
504+
<&iomuxc_gpio_io05_gpio_io_bit_gpio2_io_bit5>,
505+
<&iomuxc_gpio_io06_gpio_io_bit_gpio2_io_bit6>,
506+
<&iomuxc_gpio_io07_gpio_io_bit_gpio2_io_bit7>,
507+
<&iomuxc_gpio_io08_gpio_io_bit_gpio2_io_bit8>,
508+
<&iomuxc_gpio_io09_gpio_io_bit_gpio2_io_bit9>,
509+
<&iomuxc_gpio_io10_gpio_io_bit_gpio2_io_bit10>,
510+
<&iomuxc_gpio_io11_gpio_io_bit_gpio2_io_bit11>,
511+
<&iomuxc_gpio_io12_gpio_io_bit_gpio2_io_bit12>,
512+
<&iomuxc_gpio_io13_gpio_io_bit_gpio2_io_bit13>,
513+
<&iomuxc_gpio_io14_gpio_io_bit_gpio2_io_bit14>,
514+
<&iomuxc_gpio_io15_gpio_io_bit_gpio2_io_bit15>,
515+
<&iomuxc_gpio_io16_gpio_io_bit_gpio2_io_bit16>,
516+
<&iomuxc_gpio_io17_gpio_io_bit_gpio2_io_bit17>,
517+
<&iomuxc_gpio_io18_gpio_io_bit_gpio2_io_bit18>,
518+
<&iomuxc_gpio_io19_gpio_io_bit_gpio2_io_bit19>,
519+
<&iomuxc_gpio_io20_gpio_io_bit_gpio2_io_bit20>,
520+
<&iomuxc_gpio_io21_gpio_io_bit_gpio2_io_bit21>,
521+
<&iomuxc_gpio_io22_gpio_io_bit_gpio2_io_bit22>,
522+
<&iomuxc_gpio_io23_gpio_io_bit_gpio2_io_bit23>,
523+
<&iomuxc_gpio_io24_gpio_io_bit_gpio2_io_bit24>,
524+
<&iomuxc_gpio_io25_gpio_io_bit_gpio2_io_bit25>,
525+
<&iomuxc_gpio_io26_gpio_io_bit_gpio2_io_bit26>,
526+
<&iomuxc_gpio_io27_gpio_io_bit_gpio2_io_bit27>,
527+
<&iomuxc_gpio_io28_gpio_io_bit_gpio2_io_bit28>,
528+
<&iomuxc_gpio_io29_gpio_io_bit_gpio2_io_bit29>,
529+
<&iomuxc_gpio_io30_gpio_io_bit_gpio2_io_bit30>,
530+
<&iomuxc_gpio_io31_gpio_io_bit_gpio2_io_bit31>;
531+
};
532+
533+
&gpio3{
534+
pinmux = <&iomuxc_sd2_cd_b_gpio_io_bit_gpio3_io_bit0>,
535+
<&iomuxc_sd2_clk_gpio_io_bit_gpio3_io_bit1>,
536+
<&iomuxc_sd2_cmd_gpio_io_bit_gpio3_io_bit2>,
537+
<&iomuxc_sd2_data0_gpio_io_bit_gpio3_io_bit3>,
538+
<&iomuxc_sd2_data1_gpio_io_bit_gpio3_io_bit4>,
539+
<&iomuxc_sd2_data2_gpio_io_bit_gpio3_io_bit5>,
540+
<&iomuxc_sd2_data3_gpio_io_bit_gpio3_io_bit6>,
541+
<&iomuxc_sd2_reset_b_gpio_io_bit_gpio3_io_bit7>,
542+
<&iomuxc_sd1_clk_gpio_io_bit_gpio3_io_bit8>,
543+
<&iomuxc_sd1_cmd_gpio_io_bit_gpio3_io_bit9>,
544+
<&iomuxc_sd1_data0_gpio_io_bit_gpio3_io_bit10>,
545+
<&iomuxc_sd1_data1_gpio_io_bit_gpio3_io_bit11>,
546+
<&iomuxc_sd1_data2_gpio_io_bit_gpio3_io_bit12>,
547+
<&iomuxc_sd1_data3_gpio_io_bit_gpio3_io_bit13>,
548+
<&iomuxc_sd1_data4_gpio_io_bit_gpio3_io_bit14>,
549+
<&iomuxc_sd1_data5_gpio_io_bit_gpio3_io_bit15>,
550+
<&iomuxc_sd1_data6_gpio_io_bit_gpio3_io_bit16>,
551+
<&iomuxc_sd1_data7_gpio_io_bit_gpio3_io_bit17>,
552+
<&iomuxc_sd1_strobe_gpio_io_bit_gpio3_io_bit18>,
553+
<&iomuxc_sd2_vselect_gpio_io_bit_gpio3_io_bit19>,
554+
<&iomuxc_sd3_clk_gpio_io_bit_gpio3_io_bit20>,
555+
<&iomuxc_sd3_cmd_gpio_io_bit_gpio3_io_bit21>,
556+
<&iomuxc_sd3_data0_gpio_io_bit_gpio3_io_bit22>,
557+
<&iomuxc_sd3_data1_gpio_io_bit_gpio3_io_bit23>,
558+
<&iomuxc_sd3_data2_gpio_io_bit_gpio3_io_bit24>,
559+
<&iomuxc_sd3_data3_gpio_io_bit_gpio3_io_bit25>,
560+
<&iomuxc_ccm_clko1_gpio_io_bit_gpio3_io_bit26>,
561+
<&iomuxc_ccm_clko2_gpio_io_bit_gpio3_io_bit27>,
562+
<&iomuxc_dap_tdi_gpio_io_bit_gpio3_io_bit28>,
563+
<&iomuxc_dap_tms_swdio_gpio_io_bit_gpio3_io_bit29>,
564+
<&iomuxc_dap_tclk_swclk_gpio_io_bit_gpio3_io_bit30>,
565+
<&iomuxc_dap_tdo_traceswo_gpio_io_bit_gpio3_io_bit31>;
566+
};
567+
568+
&gpio4{
569+
pinmux = <&iomuxc_enet1_mdc_gpio_io_bit_gpio4_io_bit0>,
570+
<&iomuxc_enet1_mdio_gpio_io_bit_gpio4_io_bit1>,
571+
<&iomuxc_enet1_td3_gpio_io_bit_gpio4_io_bit2>,
572+
<&iomuxc_enet1_td2_gpio_io_bit_gpio4_io_bit3>,
573+
<&iomuxc_enet1_td1_gpio_io_bit_gpio4_io_bit4>,
574+
<&iomuxc_enet1_td0_gpio_io_bit_gpio4_io_bit5>,
575+
<&iomuxc_enet1_tx_ctl_gpio_io_bit_gpio4_io_bit6>,
576+
<&iomuxc_enet1_txc_gpio_io_bit_gpio4_io_bit7>,
577+
<&iomuxc_enet1_rx_ctl_gpio_io_bit_gpio4_io_bit8>,
578+
<&iomuxc_enet1_rxc_gpio_io_bit_gpio4_io_bit9>,
579+
<&iomuxc_enet1_rd0_gpio_io_bit_gpio4_io_bit10>,
580+
<&iomuxc_enet1_rd1_gpio_io_bit_gpio4_io_bit11>,
581+
<&iomuxc_enet1_rd2_gpio_io_bit_gpio4_io_bit12>,
582+
<&iomuxc_enet1_rd3_gpio_io_bit_gpio4_io_bit13>,
583+
<&iomuxc_enet2_mdc_gpio_io_bit_gpio4_io_bit14>,
584+
<&iomuxc_enet2_mdio_gpio_io_bit_gpio4_io_bit15>,
585+
<&iomuxc_enet2_td3_gpio_io_bit_gpio4_io_bit16>,
586+
<&iomuxc_enet2_td2_gpio_io_bit_gpio4_io_bit17>,
587+
<&iomuxc_enet2_td1_gpio_io_bit_gpio4_io_bit18>,
588+
<&iomuxc_enet2_td0_gpio_io_bit_gpio4_io_bit19>,
589+
<&iomuxc_enet2_tx_ctl_gpio_io_bit_gpio4_io_bit20>,
590+
<&iomuxc_enet2_txc_gpio_io_bit_gpio4_io_bit21>,
591+
<&iomuxc_enet2_rx_ctl_gpio_io_bit_gpio4_io_bit22>,
592+
<&iomuxc_enet2_rxc_gpio_io_bit_gpio4_io_bit23>,
593+
<&iomuxc_enet2_rd0_gpio_io_bit_gpio4_io_bit24>,
594+
<&iomuxc_enet2_rd1_gpio_io_bit_gpio4_io_bit25>,
595+
<&iomuxc_enet2_rd2_gpio_io_bit_gpio4_io_bit26>,
596+
<&iomuxc_enet2_rd3_gpio_io_bit_gpio4_io_bit27>,
597+
<&iomuxc_ccm_clko3_gpio_io_bit_gpio4_io_bit28>,
598+
<&iomuxc_ccm_clko4_gpio_io_bit_gpio4_io_bit29>;
599+
};
600+
601+
&gpio5{
602+
pinmux = <&iomuxc_xspi1_data0_gpio_io_bit_gpio5_io_bit0>,
603+
<&iomuxc_xspi1_data1_gpio_io_bit_gpio5_io_bit1>,
604+
<&iomuxc_xspi1_data2_gpio_io_bit_gpio5_io_bit2>,
605+
<&iomuxc_xspi1_data3_gpio_io_bit_gpio5_io_bit3>,
606+
<&iomuxc_xspi1_data4_gpio_io_bit_gpio5_io_bit4>,
607+
<&iomuxc_xspi1_data5_gpio_io_bit_gpio5_io_bit5>,
608+
<&iomuxc_xspi1_data6_gpio_io_bit_gpio5_io_bit6>,
609+
<&iomuxc_xspi1_data7_gpio_io_bit_gpio5_io_bit7>,
610+
<&iomuxc_xspi1_dqs_gpio_io_bit_gpio5_io_bit8>,
611+
<&iomuxc_xspi1_sclk_gpio_io_bit_gpio5_io_bit9>,
612+
<&iomuxc_xspi1_ss0_b_gpio_io_bit_gpio5_io_bit10>,
613+
<&iomuxc_xspi1_ss1_b_gpio_io_bit_gpio5_io_bit11>,
614+
<&iomuxc_gpio_io32_gpio_io_bit_gpio5_io_bit12>,
615+
<&iomuxc_gpio_io33_gpio_io_bit_gpio5_io_bit13>,
616+
<&iomuxc_gpio_io34_gpio_io_bit_gpio5_io_bit14>,
617+
<&iomuxc_gpio_io35_gpio_io_bit_gpio5_io_bit15>,
618+
<&iomuxc_gpio_io36_gpio_io_bit_gpio5_io_bit16>,
619+
<&iomuxc_gpio_io37_gpio_io_bit_gpio5_io_bit17>;
405620
};

0 commit comments

Comments
 (0)