Skip to content

Commit 6d8cb38

Browse files
bcostmadbridge
bcostm
authored and
adbridge
committed
Update stm32l151xba.h
1 parent e513e64 commit 6d8cb38

File tree

1 file changed

+48
-48
lines changed
  • targets/TARGET_STM/TARGET_STM32L1/TARGET_MTB_RAK811/device

1 file changed

+48
-48
lines changed

‎targets/TARGET_STM/TARGET_STM32L1/TARGET_MTB_RAK811/device/stm32l151xba.h

Lines changed: 48 additions & 48 deletions
Original file line numberDiff line numberDiff line change
@@ -3333,56 +3333,56 @@ typedef struct
33333333
#define GPIO_LCKR_LCKK GPIO_LCKR_LCKK_Msk
33343334

33353335
/****************** Bit definition for GPIO_AFRL register ********************/
3336-
#define GPIO_AFRL_AFRL0_Pos (0U)
3337-
#define GPIO_AFRL_AFRL0_Msk (0xFU << GPIO_AFRL_AFRL0_Pos) /*!< 0x0000000F */
3338-
#define GPIO_AFRL_AFRL0 GPIO_AFRL_AFRL0_Msk
3339-
#define GPIO_AFRL_AFRL1_Pos (4U)
3340-
#define GPIO_AFRL_AFRL1_Msk (0xFU << GPIO_AFRL_AFRL1_Pos) /*!< 0x000000F0 */
3341-
#define GPIO_AFRL_AFRL1 GPIO_AFRL_AFRL1_Msk
3342-
#define GPIO_AFRL_AFRL2_Pos (8U)
3343-
#define GPIO_AFRL_AFRL2_Msk (0xFU << GPIO_AFRL_AFRL2_Pos) /*!< 0x00000F00 */
3344-
#define GPIO_AFRL_AFRL2 GPIO_AFRL_AFRL2_Msk
3345-
#define GPIO_AFRL_AFRL3_Pos (12U)
3346-
#define GPIO_AFRL_AFRL3_Msk (0xFU << GPIO_AFRL_AFRL3_Pos) /*!< 0x0000F000 */
3347-
#define GPIO_AFRL_AFRL3 GPIO_AFRL_AFRL3_Msk
3348-
#define GPIO_AFRL_AFRL4_Pos (16U)
3349-
#define GPIO_AFRL_AFRL4_Msk (0xFU << GPIO_AFRL_AFRL4_Pos) /*!< 0x000F0000 */
3350-
#define GPIO_AFRL_AFRL4 GPIO_AFRL_AFRL4_Msk
3351-
#define GPIO_AFRL_AFRL5_Pos (20U)
3352-
#define GPIO_AFRL_AFRL5_Msk (0xFU << GPIO_AFRL_AFRL5_Pos) /*!< 0x00F00000 */
3353-
#define GPIO_AFRL_AFRL5 GPIO_AFRL_AFRL5_Msk
3354-
#define GPIO_AFRL_AFRL6_Pos (24U)
3355-
#define GPIO_AFRL_AFRL6_Msk (0xFU << GPIO_AFRL_AFRL6_Pos) /*!< 0x0F000000 */
3356-
#define GPIO_AFRL_AFRL6 GPIO_AFRL_AFRL6_Msk
3357-
#define GPIO_AFRL_AFRL7_Pos (28U)
3358-
#define GPIO_AFRL_AFRL7_Msk (0xFU << GPIO_AFRL_AFRL7_Pos) /*!< 0xF0000000 */
3359-
#define GPIO_AFRL_AFRL7 GPIO_AFRL_AFRL7_Msk
3336+
#define GPIO_AFRL_AFSEL0_Pos (0U)
3337+
#define GPIO_AFRL_AFSEL0_Msk (0xFU << GPIO_AFRL_AFSEL0_Pos) /*!< 0x0000000F */
3338+
#define GPIO_AFRL_AFSEL0 GPIO_AFRL_AFSEL0_Msk
3339+
#define GPIO_AFRL_AFSEL1_Pos (4U)
3340+
#define GPIO_AFRL_AFSEL1_Msk (0xFU << GPIO_AFRL_AFSEL1_Pos) /*!< 0x000000F0 */
3341+
#define GPIO_AFRL_AFSEL1 GPIO_AFRL_AFSEL1_Msk
3342+
#define GPIO_AFRL_AFSEL2_Pos (8U)
3343+
#define GPIO_AFRL_AFSEL2_Msk (0xFU << GPIO_AFRL_AFSEL2_Pos) /*!< 0x00000F00 */
3344+
#define GPIO_AFRL_AFSEL2 GPIO_AFRL_AFSEL2_Msk
3345+
#define GPIO_AFRL_AFSEL3_Pos (12U)
3346+
#define GPIO_AFRL_AFSEL3_Msk (0xFU << GPIO_AFRL_AFSEL3_Pos) /*!< 0x0000F000 */
3347+
#define GPIO_AFRL_AFSEL3 GPIO_AFRL_AFSEL3_Msk
3348+
#define GPIO_AFRL_AFSEL4_Pos (16U)
3349+
#define GPIO_AFRL_AFSEL4_Msk (0xFU << GPIO_AFRL_AFSEL4_Pos) /*!< 0x000F0000 */
3350+
#define GPIO_AFRL_AFSEL4 GPIO_AFRL_AFSEL4_Msk
3351+
#define GPIO_AFRL_AFSEL5_Pos (20U)
3352+
#define GPIO_AFRL_AFSEL5_Msk (0xFU << GPIO_AFRL_AFSEL5_Pos) /*!< 0x00F00000 */
3353+
#define GPIO_AFRL_AFSEL5 GPIO_AFRL_AFSEL5_Msk
3354+
#define GPIO_AFRL_AFSEL6_Pos (24U)
3355+
#define GPIO_AFRL_AFSEL6_Msk (0xFU << GPIO_AFRL_AFSEL6_Pos) /*!< 0x0F000000 */
3356+
#define GPIO_AFRL_AFSEL6 GPIO_AFRL_AFSEL6_Msk
3357+
#define GPIO_AFRL_AFSEL7_Pos (28U)
3358+
#define GPIO_AFRL_AFSEL7_Msk (0xFU << GPIO_AFRL_AFSEL7_Pos) /*!< 0xF0000000 */
3359+
#define GPIO_AFRL_AFSEL7 GPIO_AFRL_AFSEL7_Msk
33603360

33613361
/****************** Bit definition for GPIO_AFRH register ********************/
3362-
#define GPIO_AFRH_AFRH0_Pos (0U)
3363-
#define GPIO_AFRH_AFRH0_Msk (0xFU << GPIO_AFRH_AFRH0_Pos) /*!< 0x0000000F */
3364-
#define GPIO_AFRH_AFRH0 GPIO_AFRH_AFRH0_Msk
3365-
#define GPIO_AFRH_AFRH1_Pos (4U)
3366-
#define GPIO_AFRH_AFRH1_Msk (0xFU << GPIO_AFRH_AFRH1_Pos) /*!< 0x000000F0 */
3367-
#define GPIO_AFRH_AFRH1 GPIO_AFRH_AFRH1_Msk
3368-
#define GPIO_AFRH_AFRH2_Pos (8U)
3369-
#define GPIO_AFRH_AFRH2_Msk (0xFU << GPIO_AFRH_AFRH2_Pos) /*!< 0x00000F00 */
3370-
#define GPIO_AFRH_AFRH2 GPIO_AFRH_AFRH2_Msk
3371-
#define GPIO_AFRH_AFRH3_Pos (12U)
3372-
#define GPIO_AFRH_AFRH3_Msk (0xFU << GPIO_AFRH_AFRH3_Pos) /*!< 0x0000F000 */
3373-
#define GPIO_AFRH_AFRH3 GPIO_AFRH_AFRH3_Msk
3374-
#define GPIO_AFRH_AFRH4_Pos (16U)
3375-
#define GPIO_AFRH_AFRH4_Msk (0xFU << GPIO_AFRH_AFRH4_Pos) /*!< 0x000F0000 */
3376-
#define GPIO_AFRH_AFRH4 GPIO_AFRH_AFRH4_Msk
3377-
#define GPIO_AFRH_AFRH5_Pos (20U)
3378-
#define GPIO_AFRH_AFRH5_Msk (0xFU << GPIO_AFRH_AFRH5_Pos) /*!< 0x00F00000 */
3379-
#define GPIO_AFRH_AFRH5 GPIO_AFRH_AFRH5_Msk
3380-
#define GPIO_AFRH_AFRH6_Pos (24U)
3381-
#define GPIO_AFRH_AFRH6_Msk (0xFU << GPIO_AFRH_AFRH6_Pos) /*!< 0x0F000000 */
3382-
#define GPIO_AFRH_AFRH6 GPIO_AFRH_AFRH6_Msk
3383-
#define GPIO_AFRH_AFRH7_Pos (28U)
3384-
#define GPIO_AFRH_AFRH7_Msk (0xFU << GPIO_AFRH_AFRH7_Pos) /*!< 0xF0000000 */
3385-
#define GPIO_AFRH_AFRH7 GPIO_AFRH_AFRH7_Msk
3362+
#define GPIO_AFRH_AFSEL8_Pos (0U)
3363+
#define GPIO_AFRH_AFSEL8_Msk (0xFU << GPIO_AFRH_AFSEL8_Pos) /*!< 0x0000000F */
3364+
#define GPIO_AFRH_AFSEL8 GPIO_AFRH_AFSEL8_Msk
3365+
#define GPIO_AFRH_AFSEL9_Pos (4U)
3366+
#define GPIO_AFRH_AFSEL9_Msk (0xFU << GPIO_AFRH_AFSEL9_Pos) /*!< 0x000000F0 */
3367+
#define GPIO_AFRH_AFSEL9 GPIO_AFRH_AFSEL9_Msk
3368+
#define GPIO_AFRH_AFSEL10_Pos (8U)
3369+
#define GPIO_AFRH_AFSEL10_Msk (0xFU << GPIO_AFRH_AFSEL10_Pos) /*!< 0x00000F00 */
3370+
#define GPIO_AFRH_AFSEL10 GPIO_AFRH_AFSEL10_Msk
3371+
#define GPIO_AFRH_AFSEL11_Pos (12U)
3372+
#define GPIO_AFRH_AFSEL11_Msk (0xFU << GPIO_AFRH_AFSEL11_Pos) /*!< 0x0000F000 */
3373+
#define GPIO_AFRH_AFSEL11 GPIO_AFRH_AFSEL11_Msk
3374+
#define GPIO_AFRH_AFSEL12_Pos (16U)
3375+
#define GPIO_AFRH_AFSEL12_Msk (0xFU << GPIO_AFRH_AFSEL12_Pos) /*!< 0x000F0000 */
3376+
#define GPIO_AFRH_AFSEL12 GPIO_AFRH_AFSEL12_Msk
3377+
#define GPIO_AFRH_AFSEL13_Pos (20U)
3378+
#define GPIO_AFRH_AFSEL13_Msk (0xFU << GPIO_AFRH_AFSEL13_Pos) /*!< 0x00F00000 */
3379+
#define GPIO_AFRH_AFSEL13 GPIO_AFRH_AFSEL13_Msk
3380+
#define GPIO_AFRH_AFSEL14_Pos (24U)
3381+
#define GPIO_AFRH_AFSEL14_Msk (0xFU << GPIO_AFRH_AFSEL14_Pos) /*!< 0x0F000000 */
3382+
#define GPIO_AFRH_AFSEL14 GPIO_AFRH_AFSEL14_Msk
3383+
#define GPIO_AFRH_AFSEL15_Pos (28U)
3384+
#define GPIO_AFRH_AFSEL15_Msk (0xFU << GPIO_AFRH_AFSEL15_Pos) /*!< 0xF0000000 */
3385+
#define GPIO_AFRH_AFSEL15 GPIO_AFRH_AFSEL15_Msk
33863386

33873387
/******************************************************************************/
33883388
/* */

0 commit comments

Comments
 (0)